Analisis Semaforo Con Flip Flops

Análisis

Para dar aplicabilidad al uso de los flip flops, se desarrollara la implementación de un semáforo y se hará uso de las herramientas de análisis y diseño de circuitos secuenciales: Implementación del Semáforo El objetivo es construir el circuito lógico para un semáforo que responda a la siguiente secuencia: Verde, Amarillo, Rojo y Rojo/Amarillo. El semáforo tiene cuatro estados, los cuales se pueden representar con 2 flip-flops, flip-flops, sin embargo para asignar el tiempo de duración de cada estado se emplearan 3 flip-flops, 3 flip-flops, de los cuales se pueden obtener 8 obtener 8 estados, cuyos tiempos se pueden distribuir de la siguiente forma: • • • •

Verde (3 ciclos) Amarillo (1 ciclo) Rojo (3 ciclos) Rojo-Amarillo (1 ciclo)

Donde cada ciclo representa una transición en la señal de reloj. Donde la duración de la secuencia de los cuatro estados es de 8 ciclos. El primer paso para realizar el diseño consiste co nsiste en asignar los estados lógicos, como se desglosará en la tabla de asignación de estados. Esta asignación de estados se puede hacer de forma libre y no necesariamente debe corresponder a una secuencia binaria, sin embargo, en este caso por comodidad sean establecido de esta forma para implementar el circuito con base en un contador sincrónico de tres bits El segundo paso consiste en que contador sincrónico de tres bits será construido con flip-flops con flip-flops JK , a  partir del cual se realizará el diseño. El objetivo de hacer uso del contador es emplear sus salidas (Q2, Q1 y Q0) para generar los estados de las variables V , A y R (Verde, Amarillo y Rojo) del semáforo. El tercer paso consiste en deducir la lógica combinacional adicional para generar los estados de las variables V , A y R.  R. Para ello se deben construir los mapas de Karnaugh de Karnaugh y obtener las ecuaciones lógicas. A continuación se muestran los mapas con las ecuaciones resultantes para cada variable.

Mapas de Karnaugh Con las expresiones obtenidas solo resta agregar la lógica al contador sincrónico de tresbits. El diseño de final del circuito quedaría de esta manera.