Bên tay phải sẽ là đoạn chương trình VHDL cho D Flip Flop tác động ở sườn lên,ta copy và paste vào trong file D_FF_top.vhd. như hình vẽ dưới Chọn tab D_FF_top.vhd
8
Đo Lường 2
Tiếp theo ta sửa đổi các tín hiệu trong đoạn VHDL của D flip Flop trong thư viện của ISE sao cho giống với các Port D_Flip Flop mà ta đặt. Ví dụ như: process (, ) ta sửa là process(CLK,RST) clock ta đặt tên là CLK,reset ta đặt là RST theo sơ đồ khối của D Flip Flop ở trên
Xem thêm trong Slide của Thầy Sâm Tương tự với các phần còn lại.đoạn mã VHDL hoản chỉnh sau khi sửa như hình vẽ
Sau khi xong ở bên tay trái cửa sổ process ta chọn Implement Design để kiểm tra lỗi
9
Đo Lường 2 Kích đúp vào Check Syntax để kiểm tra lỗi trong đoạn VHDL
Thông báo không có lỗi
10
Đo Lường 2 Cũng trong mục này ta có thể click vào View RTL Schematic Để xem Sơ đồ khối D_FF do chúng ta mô tả
Chúng ta có thể click trực tiếp vào sơ đồ để xem chi tiết:
