Características de los Circuitos Digitales: Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lógicas o circuitos lógicos más complejos. Estos componentes están estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las características más importantes sean comunes. De forma global los componentes lógicos se engloban dentro de una de las dos familias siguientes: TTL: diseñada para una alta velocidad. CMOS: diseñada para un bajo consumo. Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo m ejor de ambas: un bajo consumo y una alta velocidad. No se hace referencia a la familia lógica ECL, la cual se encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea.
ALGUNAS DE LAS CARACTERÍSTICAS DE LAS PUERTAS LÓGICAS SON… Características de transferencia Dado un circuito con un puerto de entrada y otro de salida, la característica de transferencia consiste en representar gráficamente la tensión de salida VO en función de la tensión de entrada VI cuando ésta toma todos los valores de su rango de variación. Dicho rango de variación coincide normalmente con el valor de tensión Vcc de la fuente de alimentación del circuito.
A partir de esta característica se deducen los rangos de tensión correspondientes a los valores de ‘0’ y ‘1’ lógicos.
VIL: es la tensión de entrada requerida para un nivel lógico bajo en la entrada de la puerta. Es decir, será el valor máximo de tensión permisible para el 0. (Consideramos siempre que estamos en lógica positiva). VIH: es la tensión de entrada necesaria para obtener un nivel alto a la entrada de la puerta. Al contrario que el valor anterior, éste será la tensión mínima permisible para tener un ‘1’. VOL: es la tensión de salida de la puerta en nivel bajo. VOH: es la tensión de salida en nivel alto.
Ruido Aunque es un concepto muy amplio, en sistemas digitales se considera como ruido cualquier perturbación no voluntaria que puede causar un cambio indeseado en el nivel de salida de un C.I. digital.
Hay varios tipos de ruido que se pueden considerar: Ruido generado externamente, o ambiental, y que es radiado en las cercanías de nuestra puerta lógica. Tal es el caso de la influencia de interruptores, escobillas en motores, relés, etc. Ruido generado externamente pero que se acopla a nuestro C.I. a través de la alimentación. Ruido por acoplo con conexiones ó líneas cerc anas. Picos de corriente de alimentación, ICC. Reflexiones y oscilaciones causadas por líneas mal adaptadas. En general, el acoplo capacitivo es el más importante para este ruido en alterna (ruido AC).
Por otra parte, es interesante conocer la posibilidad de que el circuito lógico permita tensiones continuas de entrada, distintas de sus valores normales, sin que varíen los niveles de salida. Tal es el denominado ruido en continua (ruido DC).
Características en régimen transitorio La velocidad de conmutación de las puertas es una de las características más destacables, ya que permitirá que nuestro sistema reaccione con mayor o menor rapidez. Esta velocidad puede venir definida de diversas maneras, utilizando los distintos tiempos de respuesta que existen:
tpHL: es el tiempo de retraso en una transición a la salida desde un nivel alto a un nivel bajo. tpLH: es idéntico al anterior pero cuando hay una transición de nivel bajo a alto. tr: llamado también tiempo de subida, nos mide el momento en que la señal pasa desde un 10% del valor final hasta el instante que alcanza el 90%, en una transición de nivel bajo a alto. tf: o tiempo de bajada, que es igual al anterior pero en un cambio de nivel alto a bajo.
Capacidad de carga Cuando se acopla la salida de una puerta con varias entradas de otras, hay que tener en cuenta la capacidad de salida de esa puerta en función de las otras puertas que constituyen la carga. Para ello, es necesario conocer los valores correspondientes a las intensidades de entrada y salida.
Cuando las puertas excitadas son análogas a la excitadora, al máximo número de puertas que ésta puede soportar, permaneciendo los niveles en los márgenes garantizados, se le llama fan-out o capacidad de salida. Análogamente, la capacidad de entrada o fan-in de una puerta es la medida de cuánto carga una de sus entradas al circuito excitador. En caso de que estemos ante lógicas distintas, este valor ya no nos será de gran utilidad, aunque podamos interconectar puertas con diferente diseño. Uno de los problemas que se pueden presentar es que cada tipo de lógica tiene distintos niveles de tensión para el nivel alto y el bajo. En este caso no es posible realizar un acoplamiento directo sino que habrá que poner algo por medio para poder efectuar la interconexión.
2. EL SKEW… Es la diferencia de tiempo entre el mismo flanco de reloj observado en distintos puntos de un circuito.
Este fenómeno inevitable, tanto en un VLSI como en un PCB, se debe a: Las diferencias de longitudes de las líneas. La diferencia en parámetros (tales como capacidad y resistencia) entre las líneas que llevan el reloj. La diferencia entre los buffers de reloj. Los diferentes umbrales de carga de los registros. La consecuencia práctica del skew es la limitación de la frecuencia de reloj del sistema y por tanto, de su velocidad.
Para minimizar éste fenómeno el CPLD dispone de 3 GCK3).
net’s
globales de clock (GCK1, GCK2 y
3. EL GLITCH… Es un impulso, no deseado a la salida de un circuito, de corta duración.
El GLITCH es el responsable del 70% del consumo en los circuitos grandes, implementados en los dispositivos lógicos programables.
E n un sistema digital complejo, las señales se propagan a través de diferentes caminos, atravesando en cada uno de ellos un número diferente de puertas, cada una de las cuales introduce un ci erto retardo. Cuando varias de estas señales deben coincidir , por ejemplo con las entradas de una puerta, las pequeñas diferencias de tiempo existentes dan lugar a transitorios caracterizados por la presencia de estados no previstos o indeseables. 4. EL SLEW RATE… Es la capacidad de cambio de la señal de salida.
En el CPLD XC9572 cada salida tiene control independiente de la velocidad de respuesta ( slew rate) y las velocidades del flanco de salida pueden ser ralentizadas para reducir el ruido en el sistema (con un retardo adicional de TSLEW).
5. EL DUTY CYCLE… Ciclo de trabajo.
Es el tanto por ciento de tiempo que dura el pulso cuadrado (el ancho de pulso).
6.
LOS PARÁMETROS TEMPORALES DE LOS BIESTABLES SON…
Tiempo de propagación o retardo del biestable(delay time) Tiempo necesario para que el efecto de un cambio en la entrada se haga estable en la salida.
tpHL: Cuando la salida cambia de H a L. tpLH: Cuando la salida cambia de L a H. tpd: Media de los dos anteriores. Tiempo de establecimiento(setup time) Tiempo mínimo anterior al flanco de disparo en que las entradas no deben variar (tiempo necesario para que el biestable asiente las entradas antes del flanco).
Tiempo de mantenimiento(hold time) Es el tiempo máximo posterior al flanco de disparo en que las entradas no deben variar (tiempo necesario para que el biestable procese las entradas).
Anchura del reloj ‘tWH’ y ‘tWL’ Duración mínima necesaria para los pulsos de nivel alto y bajo respectivamente.
Frecuencia máxima ‘fMAX’ Máxima frecuencia permitida al reloj del biestable. Si se supera, el biestable puede funcionar mal.
Tiempo del ‘preset’ y ‘clear’ Es el tiempo mínimo que debe durar el nivel activo de las entradas asíncronas de puesta a ‘1’ y puesta a ‘0’ para que el biestable tome el valor pertinente. Este tiempo suele estar incluido en tpLH y tpHL respectivamente.
7. LA METAESTABILIDAD… Los flip-flops son registros activados en algún flanco de la señal de reloj. Para que el comportamiento de los flip-flops sea predecible, se requiere que sus entradas permanezcan estables cierto tiempo antes de la llegada del flanco activo de reloj. Este tiempo se denomina tiempo de setup ( s etup time).
Hay muchos sistemas síncronos que operan con entradas asíncronas. En estos sistemas se presentan ocasiones en las que no se satisface el setup time. Cuando no se cumple el tiempo de setup, la salida del flip-flop puede ser igual a la salida proporcionada cuando se cumple el tiempo de setup (el setup time es un valor calculado en el peor de los casos), o la salida puede ser inestable durante un periodo de tiempo indeterminado para quedar, finalmente, en un nivel lógico cualquiera. Esta condición se conoce por METAESTABILIDAD.
Una de las técnicas más empleadas para tratar la metaestabilidad consiste en sincronizar las entradas con otro flipflop. Si el primer flip-flop queda en un estado metaestable, se supone que el retardo entre dos pulsos consecutivos de reloj permitirá que la salida del primer flip-flop se estabilice y evite la metaestabilidad en la salida del segundo flip-flop. La técnica resulta penalizada por la necesidad de otro flip-flop; además, el tiempo de respuesta del sistema se retarda en un pulso de reloj. Por otro lado, la posibilidad de metaestabilidad se reduce pero no se elimina.
La mejor forma de acabar con la metaestabilidad es evitar la sincronización si ello es posible. En estos casos, en lugar de utilizar flip-flops conviene utilizar latches (S-R por ejemplo), en los que la salida cambia en los flancos de subida de las entradas y no en los flancos de subida de reloj.
La metaestabilidad es una característica de los flip-flops que no afecta a los latches. No siempre es posible saber si un biestable se encuentra o no en estado metaestable, y tampoco es posible conocer en términos absolutos cuánto tiempo va a durar dicho estado. Existen fórmulas empíricas que dan la probabilidad (nunca la certeza) de que se produzca un fallo en un sistema por causa de la metaestabilidad. 8.
EL NETLIST…
El netlist , o lista de conexiones, es la primera forma de describir un circuito mediante un lenguaje. Consiste en dar una lista de componentes, sus interconexiones y las entradas y salidas. No es un lenguaje de alto nivel, por lo que no describe cómo funciona el circuito, sino que simplemente se limita a describir los componentes que posee y las conexiones entre ellos. El EDIF es el formato de intercambio estándar, aunque dada su complejidad, se utilizan, a veces, otros lenguajes de netlist mucho más sencillos. Lo que suelen hacer los fabricantes es utilizar un lenguaje propio y proveer los programas traductores necesarios para pasar de su lenguaje al EDIF y viceversa.
9. EL FORMATO “EDIF”… Dada la gran proliferación de lenguajes para la comunicación de descripciones del diseño entre herramientas, fue necesario crear un formato estándar y que todas las herramientas pudieran entender. Así es como apareció el formato EDIF.
El formato EDIF (E lectronic Des ig n Interchang e Format ) es un estándar industrial para facilitar el intercambio de datos de diseño electrónico entre sistemas EDA (Electronic Design Automation). Este formato de intercambio está diseñado para tener en cuenta cualquier tipo de información eléctrica, incluyendo diseño de esquemas, trazado de pistas (físicas y simbólicas), conectividad e información de texto, como por ejemplo, las propiedades de los objetos de un diseño. El formato EDIF fue originalmente propuesto como estándar por Mentor Graphics, Motorota, National Semiconductor, Texas Instruments, Daisy Systems, Tektronix y la Universidad de California en Berkeley , todos ellos implicados cooperativamente en su desarrollo. Desde entonces, el EDIF ha sido aceptado por más y más compañías. Fue aprobado como estándar por la EIA (Electronic Industries Association) en 1987 y por el ANSI ( American National Standards Institute) en 1988. La filosofía del formato EDIF es más la de un lenguaje de descripción para el intercambio de información entre herramientas de diseño, que un formato para intercambio de información entre diseñadores. En cualquier caso, siempre es posible describir circuitos utilizando este lenguaje.
