MODUL III RANCANGAN RANGKAIAN LOGIKA DENGAN PETA KARNAUGH Safitri (K1C015044) Asisten: Anies W Tanggal Percobaan: 30/11/2017 PAF15321P-Elektronika Digital
Laboratorium Elektronika, Instrumentasi dan Geofisika – Fakultas Matematika dan Ilmu Pengetahuan Alam Unsoed Abstrak Fungsi logika terkadang memiliki aljabar boolean yang belum sederhana oleh karena itu perlu disederhanakan terlebih dahulu agar mudah direalisasikan ke dalam rangkaian logika. Penyederhanaan dapat dilakukan secara langsung ataupun menggunakan peta karnaugh. Sesuai dengan tujuan dari praktikum Rancangan Rangkaian Logika Dengan Peta Karnaugh yaitu untuk menyederhanakan rangkaian logika aljabar Boolean dengan menggunakan K-Map dan penyelesaian fungsi logika dengan metode SOP (Sum of Product) dan POS (Product of Sum). Peralatan yang digunakan dalam praktikum ini adalah papan digital, breatboard, ICTTL, dan Kabel Penghubung. Praktikum ini menghasilkan rangkaian logika sederhana dari penyederhanaan K-MAP metode POS dan juga penggunaan satu jenis gerbang yaitu gerbang NAND. Kata kunci : Aljabar boolean, K-Map, POS, SOP, NAND. 1.
PENDAHULUAN
Kegiatan merumuskan persoalan digital harus dicari jalan keluarnya berupa aljabar Boolean maupun dalam bentuk rangkaian logika. Dalam beberapa kasus, muncul persoalan digital yang memiliki aljabar yang sangat rumit sehingga mengakibatkan sulitnya merealisasikan dalam bentuk rangkaian. Oleh karena itu perlu adanya suatu identifikasi masalah tersebut agar diperoleh suatu aljabar Boolean yang paling sederhana. Penyederhanaan suatu aljabar Boolean dapat dilakukan dengan menggunakan beberapa cara, antara lain dengan penyederhanaan fungsi aljabar Boolean langsung dan dengan Map karnaugh (K-Map). Dalam praktikum ini penyederhanaan fungsi aljabar Boolean dilakukan dengan menggunakan K-Map metode SOP dan POS. Penggunaan K-Map digunakan karena penyederhanaan yang lebih mudah, cepat dan akurat daripada menggunakan metode langsung yang membutuhkan waktu lebih lama. Selain itu agar dalam membuat suatu rangkaian logika menjadi lebih mudah, dapat dilakukan dengan penggunaan satu jenis gerbang saja. Misalnya penggunaan gerbang NAND. Hal tersebut dapat dilakukan dengan mengonversi terlebih dahulu fungsi aljabar boolean yang sudah ada menjadi
fungsi aljabar boolean yang hanya menggunakan gerbang NAND.
2.
STUDI PUSTAKA
Metode penyederhanaan persamaan Boole yang paling sering digunakan adalah menggunakan PETA KARNAUGH atau yang sering juga disebut sebagai K-MAP. Peta Karnaugh yang digunakan dalam penyederhanaan fungsi Boole merupakan sebuah tabel kebenaran dengan bentuk lain. . Oleh karena itu jumlah kombinasi yang ada dalam suatu tabel kebenaran sama dengan jumlah kombinasi yang diperlukan oleh peta tersebut. Jadi, untuk n variabel input akan enghasilkan 2n kombinasi minterm yang diwakili dalam bentuk segi empat. Peta Karnaugh untuk 2 variabel memerlukan 22 atau 4 segiempat, peta karnaugh 3 variabel mempunyai 23 atau 8 segiempat, dan seterusnya [1]. Langkah-langkah penyederhanaan dengan metode K-Map adalah sebagai berikut : Menentukan terlebih dahulu jenis operasi dari aljabar booleannya, termasuk jenis SOP atau POS Membuat peta karnaugh sesuai dengan jumlah bit yang dibutuhkan Masukan pernyataan keluaran ke dalam kamar sesuai dengan tempatnya Menyederhanakan atau mengumpulkan (melipat) nilai logika yang sama dengan aturan K-Map [2]. Ada kalanya ekspresi dinyatakan dalam bentuk tabel kebenaran dan harus dirubah menjadi sebuah aljabar boolean. Jika demikian maka ekspresi tersebut dapat diselesaikan dengan metode SOP atau POS. Untuk menentukan metode SOP atauu POS yang harus digunakan maka hal ini dapat ditentukan berdasarkan pada sinyal keluarannya. Apabila keluaran yang berlogika 1 jumlahnya lebih sedikit, maka yang digunakan adalah metode SOP. Sebaliknya apabila keluaran yang berlogika 0 jumlahnya lebih sedikit maka yang digunakan adalah metode POS.
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
1
Berikut beberapa gambar dari peta karnaugh [3] :
4. Tombol power dinyalakan 5. Tabel kebenaran dibuat sesuai rangkaian logika 6. Hasil dicatat
Mulai
1.
Papan Digital Breatboard IC TTL Kabel Penghubung
Rangkaian logika Y = A.(B+C) , Y = A • B • C + A • B • C + A • B • C , dibuat
2. 3. 4. 5. 6.
pada breatboard dan hanya menggunakan gerbang NAND saja Dibuat rangkaian logika sesuai dengan tabel kebenaran yang sudah disediakan Masing-masing rangkaian dihubungkan dengan papan digital secara bergantian. Tombol power dinyalakan Tabel kebenaran dibuat sesuai rangkaian logika Hasil dicatat
1 atau 0
Selesai
3.
Gambar 3.1 Diagram Prosedur Rancangan Rangkaian Logika Dengan Peta Karnaugh
METODOLOGI
Alat yang digunakan pada praktikum ini adalah papan digital, breadboard, IC TTL NAND dan kabel penghubung. Berikut langkah-langkah praktikum atau prosedur dari praktikum ini : 1. Rangkaian logika Y = A.(B+C) , Y = A • B • C + A • B • C + A • B • C dibuat pada
breatboard dan hanya gerbang NAND saja
menggunakan
2. Dibuat rangkaian logika ke-3 sesuai dengan tabel kebenaran yang sudah disediakan 3. Masing-masing rangkaian dihubungkan dengan papan digital secara bergantian. Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
2
4.
dirubah dengan menggunakan satu jenis gerbang saja yaitu gerbang NAND. Aljabar booleannya
HASIL DAN ANALISIS
Rangkaian logika Y = A.(B+C) : A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
menjadi Y =
Rangkaian logika berdasarkan tabel kebenaran
Tabel di atas merupakan pembuktian dari rangkaian logika Y = A.(B+C). Rangkaian tersebut dirubah hanya menggunakan gerbang NAND saja dan fungsi logikanya menjadi AB • AC
. Setelah dibuat rangkaian,
tabel kebenrannya menunjukkan nilai 0,0,0,0,0,1,1,1 dimana nilai logikanya akan satu apabila kedua inputan atau ketiga inputannya berlogika 1 sementara jika kedua atau semua inputannya berlogika 0 maka hasilnya adalah 0.
A
B
C
Y
0
0
0
1
0
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
Tabel 4.2 Tabel kebenaran yang harus dikonversi menjadi aljabar boolean
Tabel kebenaran di atas memiliki 3 inputan yaitu A,B, dan C dengan nilai 1,1,0,1,0,0,0,0. Tabel kebenaran di atas memiliki aljabar boolean Y = A
. Berdasarkan hasil uji,
rangkaian tersebut menghasilkan nilai 0,0,1,1,0,0,0,1. Hasil dari tabel kebenaran yang diperoleh sudah sesuai dengan hasil pengujian secara manual dari fungsi aljabar boolean itu sendiri.
Tabel 4.1 Tabel kebenaran rangkaian logika Y = A.(B+C)
Y =
A B • BC
Rangkaian logika Y = A • B • C + A • B •
B + A C . Aljabar boolean tersebut
kemudian dirubah dengan hanya menggunakan satu jenis gerbang yaitu gerbang NAND, aljabar
C+A•B•C
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
booleannya menjadi Y =
Y= A •B• C + A •B•C+A•B•C
Tabel di atas merupakan pembuktian dari rangkaian logika Y = A • B • C + A • B • C + A • B • C . Aljabar boolean tersebut disederhanakan K-Map
B
•
A C
.
Dari aljabar boolean tersebut kemudian dibuat sebuah rangkaian logika yang sesuai. Setelah dilakukan pengujian, hasil ujinya adalah 1,1,0,1,0,0,0,0 dan sesuai dengan nilai tabel kebenaran sebelumnya.
Tabel 4.2 Tabel kebenaran rangkaian logika
menggunakan
A
dan
hasilnya
menjadi
Y = A B+ BC . Aljabar tersebut kemudian
Percobaan-percobaan yang telah dilakukan semuanya menggunakan penyederhanaan K-MAP dengan metode SOP (SUM of PRODUCT) dikarenakan aljabaar boolean yang ada merupakan hasil OR dari inputan-inputan yang di AND-kan. Dari ketiga percobaan terdapat beberapa kendala pada saat melakukan percobaan yang kedua. Beberapa kendala diantaranya IC yang digunakan tidak dapat terpasang secara sempurna pada breatboard, breatboard yang digunakan dalam keadaan yang sudah tidak sempurna lagi atau terdapat kecacatan, dan beberapa lampu yang ada di dalam papan digital tidak menyala dengan sempurna (redup) sehingga
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
3
tidak dapat dibedakan lampu itu menyala atau mati.
5.
KESIMPULAN
Kesimpulan dari praktikum ini adalah : 1.
Aljabar boolean dapat disederhanakan dengan menggunakan Peta Karnaugh atau K-MAP metode SOP atau POS.
2.
Pembuatan rangkaian logika dari beberapa gerbang logika dapat dirubah menjadi satu jenis gerbang saja yaitu gerbang NAND.
DAFTAR PUSTAKA [1]
Adel , Sedra dan Kennet , 1997 , Microelectronic Circuits, Oxford University Press, USA.
[2]
Hartono, Widanarto , dan Sehah, 2017, Panduan Praktikum Elektronika Digital 2017, Unsoed, Purwokerto.
[3]
https://bambangtetuko.files.wordpress.com/ 2015/04/bab-iv-penyederhanaan-rangkaianlogika.pdf, 2 Desember 2017, jam 16.20 .
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
4
LAMPIRAN
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
5
MODUL IV RANGKAIAN PENJUMLAH HALF ADDER DAN FULL ADDER Safitri (K1C015044) Asisten: Anies W Tanggal Percobaan: 30/11/2017 PAF15321P-Elektronika Digital
Laboratorium Elektronika, Instrumentasi dan Geofisika – Fakultas Matematika dan Ilmu Pengetahuan Alam Unsoed Abstrak Operasi aritmatika pada bilangan binner seringkali terjadi ketidaksesuaian jika kita menghitungnya secara manual. Oleh karena itu dilakukan operasi aritmatika bilangan binner menggunakan rangkaian half adder dan full adder sesuai dengan tujuan praktikum Rangkaian Penjumlah Half Adder dan Full Adder. Praktikum ini dilakukan dengan menggunakan Papan digital, Breatboard, IC TTL (XOR, AND, OR) dan Kabel penghubung. Hasil dari praktikum ini berupa nilai kebenaran tabel Sum (menggunakan gerbang XOR) dan Carry (menggunakan gerbang AND). Rangkaian half adder dapat digunakan hanya untuk menjumlahkan 2 buah bit input dan menghasilkan sum dan carry. Sementara rangkaian full adder dapat digunakan untuk menjumlahkan 2 buah bit input ditambah dengan nilai carry out dari penjumlahan bit sebelumnya. Kata kunci: Bilangan binner, Carry, Full Adder, Half Adder, Operasi aritmatika, Sum. 6.
PENDAHULUAN
Operasi aritmatika bilangan binner merupakan operasi dasar untuk melakukan perhitungan-perhitungan bilangan binner. Sama halnya dengan operasi desimal, bilangan biner juga memiliki operasi penjumlahan, pengurangan, perkalian dan lainnya. Namun diantara semua operasi, operasi penjumlahan merupakan operasi yang paling mendasar [2]. Pada praktikum ini operasi penjumlahan pada bilangan biner dapat dibuktikan dengan menggunakan rangkaian half adder dan full adder. Rangkaian half adder dapat melakukan penjumlahan 1 bit bilangan binner. Akan tetapi rangkaian half adder ini memiliki kekurangan yaitu tidak dapat memperhitungkan sisa dari penjumlahan sebelumnya, sehingga untuk hal seperti demikian digunakan rangkaian penjumlah full adder.
7.
STUDI PUSTAKA
Rangkaian Adder adalah aritmatika digital dasar terdiri dari Half Adder dan Full Adder.
Half Adder Rangkaian Half Adder berfungsi untuk menjumlahkan dua buah bit input, dan menghasilkan sum ( S ) dan carry-out (Co). Half Adder digunakan untuk menjumlahkan bit-bit terendah (Least Significant Bit) dari suatu bilangan [1]. Gambar untuk half adder adalah seperti di bawah ini :
Gambar 2.1 Rangkaian Half Adder
Nilai tabel kebenaran untuk rangkaian ini adalah : INPUT A B 0 0 0 1 1 0 1 1
OUTPUT Sum Carry 0 0 1 0 1 0 0 1
Persamaan logika : 𝑆𝑢𝑚 = 𝐵̅ 𝐴 + 𝐵𝐴̅ 𝐶𝑜 = 𝐴𝐵 Untuk hasil dari Sum menggunakan gerbang XOR dan hasil dari carry menggunakan gerbang AND.
Full Adder Rangkaian Full Adder menjumlahkan dua bilangan biner ditambah dengan nilai Co (Carryout) dari penjumlahan bit sebelumnya. Output dari Full Adder menghasilkan sum (S) dan carryout (Co) [1]. Gambar dari rangkaian Full Adder adalah sebagai berikut :
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
6
Mulai
Gambar 2.2 Rangkaian Full Adder
Papan Digital Breatboard IC TTL Kabel Penghubung
Nilai tabel kebenarannya adalah sebagai berikut : 𝐶𝐼𝑁 0 0 0 0 1 1 1 1
INPUT A B 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
OUTPUT C S 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
Rangkaian Full adder ini muncul karena rangkaian half adder tidak dapat digunakan untuk operasi bilangan biner yang harus memperhitungkan sisa atau bawaan (carry) dari penjumlahan sebelumnya, sehingga untuk mengatasi hasil sisa digunakan rangkaian full adder [2].
8.
1. 2. 3. 4. 5.
Rangkaian half adder dibuat pada breatboard Rangkaian dihubungkan dengan papan digital Tombol power dinyalakan Tabel kebenaran dibuat sesuai rangkaian rangkaian logika Hasil dicatat
1 atau 0 untuk rangkaian full adder Selesai
Gambar 8.1 Diagram alir percobaan half adder dan full adder
METODOLOGI
Alat yang digunakan pada praktikum ini adalah papan digital, breadboard, IC TTL XOR, AND, OR dan kabel penghubung. Berikut langkah-langkah praktikum atau prosedur dari praktikum ini : 1. Rangkaian half adder dibuat pada breatboard 2. Rangkaian dihubungkan dengan papan digital 3. Tombol power dinyalakan 4. Tabel kebenaran dibuat sesuai rangkaian rangkaian logika 5. Hasil dicatat 6. Langkah satu sampai lima diulangi untuk arangkaian full adder
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
7
9.
apabila lampu menyala. Berdasarkan tabel tersebut diketahui bahwa jika semua inputan berlogika sama maka nilai Sum dan Carry nya akan berlogika sama dengan nilai inputannya yaitu 0 untuk 0 dan 1 untuk 1. Kemudian apabila terdapat dua inputan berlogika 1 maka hasil Sum akan berlogika 0 dan Carry berlogika 1 dan jika terdapat kedua inputan yang berlogika 0 maka Sum akan berlogika 1 dan Carry berlogika 0.
HASIL DAN ANALISIS
Rangkaian Half Adder : INPUT A B 0 0 0 1 1 0 1 1
OUTPUT Sum Carry 0 0 1 0 1 0 0 1
Tabel 9.2 Tabel kebenaran dari rangkaian half adder
Tabel di atas merupakan tabel kebenaran dari hasil uji rangkaian half adder dua inputan, dimana nilai sum dan carry akan berlogika satu apabila lampu menyala. Berdasarkan tabel kebenaran di atas dapat diketahui bahwa saat input dimasukkan A = 0 , B = 0 maka sum / jumlah hasil penjumlahannya adalah 0 dan tidak membawa carry out (C=0) / sisa hasil penjumlahan atau sama dengan 0. Saat input dimasukkan A = 0 , B = 1 maka sum / jumlah hasil penjumlahannya adalah 1 dan tidak membawa carry out (C=0) / sisa hasil penjumlahan atau sama dengan 0. Saat input dimasukkan A = 1 , B = 0 maka sum / jumlah hasil penjumlahannya adalah 1 dan tidak membawa carry out (C=0) / sisa hasil penjumlahan atau sama dengan 0. Saat input dimasukkan A = 1 , B = 1 maka sum / jumlah hasil penjumlahannya adalah 0 dengan membawa carry out (C=1) / sisa hasil penjumlahan adalah 1. Hasil tersebut menunjukkan bahwa apabila kedua inputannya berlogika sama makanilai Sum nya adalah nol dan nilai Carry nya aakan berlogika sama dengan nilai inputan. Sementara jika nilai kedua inputan berbeda maka nilai Sumnya berlogika satu dan nilai Carry nya berlogika nol.
10. KESIMPULAN Kesimpulan dari praktikum ini adalah : 3.
Rangkaian half adder dapat digunakan hanya untuk menjumlahkan 2 buah bit input dan menghasilkan sum dan carry.
4.
Rangkaian full adder dapat digunakan menjumlahkan 2 buah bit input ditambah dengan nilai carry out dari penjumlahan bit sebelumnya.
Rangkaian Full Adder A
B
Cin
Sum(S)
Carry(C)
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Tabel 9.2 Tabel kebenaran rangkaian Full adder
Tabel di atas merupakan tabel kebenaran dari hasil uji rangkaian full adder tiga inputan, dimana nilai sum dan carry akan berlogika satu Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
8
DAFTAR PUSTAKA [4]
Aminah, Nonoh Siti. 2013. Logika Biner dan Pencacah. Surakarta : UNS Press.
[5]
Hartono, Widanarto , dan Sehah, 2017, Panduan Praktikum Elektronika Digital 2017, Unsoed, Purwokerto.
[6]
http://staffuny.ac.id/sites/default/files/Rang %20Aritmetik (diakses pada 2 November 2017, pukul 19.47).
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
9
LAMPIRAN
Laporan Praktikum – Laboratorium Elektronika, Instrumentasi dan Geofisika – FMIPA Unsoed
1 0
