INTEGRATED-CIRCUIT REGISTERS 1. Parallel in/parallel out (PIPO) 2. Serial in/serial out (SISO) 3. Parallel in/serial out (PISO) 4. Serial in/parallel out (SIPO)
74ALS174/74HC174 74ALS166/74HC166 74ALS165/74HC165 74ALS164/74HC164
A shift register is a digital device used for storage and transfer of data. PIPO
(a) Circuit diagram of the 74ALS174
(b) logic symbol
Serial input: Q5-Q4-Q3-Q2-Q1-Q0. In other words, serial data will enterat D5 and will output at Q0.
SISO : 74ALS166/74HC166
diagram logic 74HC166; c. table
b. .
7-18 PISO - 74ALS165 / 74HC165
(a) Logic symbol for the 74HC165 parallel in/serial out register; (b) function table.
7-19 SIPO - 74ALS164 / 74HC164
(a) Logic diagram for the 74ALS164; (b) logic symbol.
MSB LSB D
Di
S3
Q3
FF3
C S2
Q2
S1
FF2
FF1
Q1
S0
Q0
FF0
Clk. Clr. Masukan SIPO D
C
B
A
= 1011 A=1 B=0 C=1 D=1
Pulse I , A in ke FF-3 akan mengubah logika Q 3 =0 menjadi Q3 = 1, sementara output lainnya tetap 0. Selanjutnya Clk ke 2, logika 1 pada s 2 dipindahkan ke Q2, dan B = 0. Dari data masukan FF-3 tsb.Clk ke-3,
dimasukan pada FF-3, maka pada FF-2 juga ada Clk , sehingga bit-bit S 2 , S1 masing2 digeser ke Q2 dan Q1, dan menghasilkan Q1= 1, Q2= 1, Q3=0 , Q0 tetap berlogika 0. Clk ke-4 MSB dimasukkan ke FF-3, menggeser semua bit, dan mengeluarkan Q0 = 1, Q1 = 1 , Q2 = 0 , Q3 = 1. Pul se
Input Logi k
Clk
Bi t
0
x
X
1
A
1
2
B
0
3
C
1
4
D
1
Q3 Q2 0 0 A 0 B A C B D C
Output Q1 Q0 0 0 0 0 0 0 A 0 B A
Contoh. Assume that the initial contents of the 74ALS164 register in Figure 7-69(a) are 00000000. Determine the sequence of states as clock pulses are applied. Solution The correct sequence is given in Figure 7-69(b).With A = B =1, the serial input is 1, so that 1s will shift into the register on each PGT of CP. Because Q7 ´ is initially at 0, the MR input is inactive. On the eighth pulse, the register tries to go to the 11111111 state as the 1 from Q6 shifts into Q7. This state ´ occurs only momentarily because Q7 =1 produces a LOW at MR that immediately resets the register back to. The sequence is then repeated on the next eight clock pulses.
SHIFT-REGISTER COUNTERS
Ring Counter Ring counter, also called a circulating register
Ring Counter The simplest shift-register counter is essentially a circulating shift register connected so that the last FF shifts its value into the first FF. This arrangement is shown in Figure 7-70 using D-type FFs (J-K flip-flops can also be used).The FFs are connected so that information shifts from left to right and back around from Q0 to Q3. In most instances, only a single 1 is in the register, and it is made to circulate around the register as long as clock pulses are applied. For this reason, it is called a ring counter
CLO CK puls e 0 1 2 3 4 5 6 7
Q Q Q Q 3
2
1
0
1 0 0 0 1 0 0 0
0 1 0 0 0 1 0 0
0 0 1 0 0 0 1 0
0 0 0 1 0 0 0 1
(a) Four-bit ring counter; (b) waveforms; (c) sequence table; MOD-6 Johnson counter; (b) waveform; (c) sequence table.
Figure 7-72, the result is a MOD-10 Johnson counter, where each FF output waveform is a square wave at one-tenth the clock frequency.Thus, it is possible to construct a MOD-N counter (where N is an even number) by connecting N/2 flip-flops in a Johnson-counter arrangement The shift registers can also be configured to construct some special types of counter that can be used to perform a number of arithmetic operations such as subtraction, multiplication, division, complementation, etc. The basic building block in all shift registers is the flipflop, mainly a D-type flip-flop. Although in many of the commercial shift register ICs their internal circuit diagram might indicate the use of R-S flip-flops, a careful examination will reveal that these R-S flip-flops have been wired as D flip-flops only. Based on the method used to load data onto and read data from shift registers, they are classified as serial-in serial-out (SISO) shift registers, serial-in parallel-out (SIPO) shift registers, parallel-in serial-out (PISO) shift registers and parallel-in parallel-out (PIPO) shift registers.
SISO
Gambar Serial-in, serial-out shift register.
Gambar Timing waveforms SISO
Register SISO Q Clock (Clk). Initial contents Transisi clk-I Transisi clk-II Transisi clk-III Transisi clkIV Transisi clk-V Transisi clk-VI Transisi clk-VII Transisi clk-VIII
QA 0 1 0 0 1 0 0 0 0
Q
0 0 1 0
QC 0 0 0 1
0 0 0 0
0 1 0 0 0
0 0 1 0 0
1 0 0 1 0
B
D
Serial-In Parallel-Out Shift Register ; IC 7491.
Logic diagram of IC 74164.
Timing waveforms of IC 74164. Logic diagram of 74166. logic diagram of IC 74199 is similar to that of IC 74166.
Timing waveforms of IC 74166. Logic diagram of IC 74199.
Logic diagram of IC 74194.
Timing waveforms of IC 74194. If D flip-flops are being used to construct the shift register, the ring counter, also called a circulating register, can be constructed by feeding back the Q output of the output flip-flop back to the D input of the input flipflop
If J-K flip-flops are being used, the Q and Q outputs of the output flip-flop are respectively fed back to the J and K inputs of the input flip-flop. Four-bit ring counter.
Timing waveforms of the four-bit ring counter.
1. Register Register merupakan rangkaian flip-flop yang berfungsi sebagai memori untuk menyimpan data sementara dalam system digital, dan untuk membantu proses transmisi data dari satu lokasi ke lokasi lain. Beberapa tipe register sudah banyak dikemas dalam sebuah IC, sehingga dengan cepat dapat diaplikasikan. Gambar Data Latching Register yang menggunakan D-FF (D Latching Flip-flop), berikut memberikan ilustrasi register 4-bit latching dimana clock disambungkan sacara parallel untuk setiap D-FF, dengan demikian saat clock pada kondisi High maka output mengikuti logika input dan saat clock berubah dari High ke Low output D-FF memegang kondisi logika input tersebut. Pada kondisi clock Low walaupun input datanya berubah-ubah tetap tidak berpengaruh terhadap output.
Register- Counter. Dari gambar Data Latch Register dapat kita lihat bahwa input D0 ….D3 berisi data 0101, setelah clock maka pada Q0….Q3 berisi data yang sama dengan input yaitu 0101. Sebagai contoh IC dengan tipe 74HCT373 merupakan register latch yang dilengkapi dengan buffer input, rangkaian D latch dan tristate buffer output. Gambar Data Latch Register
Pada IC ini juga dilengkapi dengan LE (Latch Enable) yang fungsinya untuk melakukan proses transfer dari input D0 ….D3 ke Q0….Q3 dan QE untuk mengeluarkan data dari Q0….Q3 ke output IC melalui tristate buffer.
Tabel kebenaran IC 74HCT373
2. Shift Register Jika di perhatikan register pada IC 74HCT373 dimana sistem input parallel dan output juga parallel (PIPO), sedangkan konstruksi dalam Shift register merupakan register dimana D-FF sebagai penyimpan data dihubungkan secara seri yaitu output D-FF1 dihubung ke input D-FF2 dan output D-FF2 dihubungkan ke D-FF3 dst. Bila dibandingkan dengan gambar 47 juga memberikan ilustrasi shiftregister dan merupakan gambar rangkaian internal IC 74HCT164 yang dilengkapi dengan buffer output Q parallel, saluran clock, reset, dan data input Da serta Db secara serial (SIPO).
Gambar
IC 74HCT164
Dari gambar diatas pada saat ada clock input, maka data akan digeser secara seri pada register yaitu dari Q0 ke Q1, dari Q1 ke Q2 dst. Jadi register ini merupakan 8 bit register, bila dimasukan data melalui Da atau Db secara berturutan 8 kali clock secara serial digeser sampai bit data pertama menempati posisi Q7 (MSB) dan bit data terakhir menempati Q0 (LSB). Berdasar tabel dibawah fungsi MR adalah untuk inisialisasi agar semua output berlogika 0 (Reset). Tabel berikut menampilkan fungsi dari shift register (SIPO 8 bit), dimana data secara serial diberikan dan merupakan hasil logika kombinasi AND 11, 11, 11, 11, 01, 10, 11 dan 11 ternyata data baru bisa dibaca secara parallel pada output register saat clock yang ke 8 yaitu data terbaca Q7……….Q0 = (1111 0011)
Bila output diambil pada Q7 maka data dapat dibaca secara serial, disini data mulai dikeluarkan saat data secara serial sudah direkam oleh register jadi jatuh pada clock ke 9. Operasi ini sering disebut dengan (SISO) yaitu serial In dan Serial Out. Tipe IC 74HCT194 merupakan register dengan kemampuan geser kiri, geser kanan, transfer data serial dan parallel sinkron, master reset asinkron. Dengan demikian IC ini dapat berfungsi sebagai (SISO), (PIPO), (SIPO) atau (PISO). Berikut merupakan gambar pin IC 74HCT194 dan table kebenarannya :
Gambar IC 74HCT194A Tabel kebenaran IC 74HCT194A
Berikut merupakan gambaran tentang mode operasi shift register pad IC 74HCT194:
Gambar Mode Operasi Shift Register (IC 74HCT194)
Shift Counter A shift counter on the other hand is constructed by having an inverse feedback in a shift register. For instance, if we connect the Q output of the ´ output flip-flop back to the K input of the input flip-flop and the Q output of the output flip-flop to the J input of the input flip-flop in a serial shift register, the result is a shift counter, also called a Johnson counter.
If the shift register employs D flip-flops, the
´ Q
output of the output flip-
flop is fed back to the D input of the input flip-flop. If R-S flip-flops are used, ´ the Q output goes to the R input and the Q output is connected to the S input. Figure shows the logic diagram of a basic four-bit shift counter.
