Sistema minimo microprocesador Procesador La unidad de procesamiento central (CPU) es donde se manipulan los datos. El CPU esta contenido en un chip muy pequeño llamado micropr ocesador. Tienen 2 partes básicas unidad de control y a ritmetocologica. Cada instrucción en el conjunto de instrucciones es acompañado por un microcódigo, que son instrucciones muy básicas que le dicen a la CPU cómo ejecutar las instrucciones. Funcionamiento del microprocesador - Los elementos más importantes de un microprocesador son: Unidad Aritmético Lógica (UAL) y Unidad de Control (UC). - La unidad aritmético lógica es la que realiza las operaciones del microprocesador, se encarga de sumar, restar, hacer operaciones lógicas, etc. con los operandos que llegan de los registros X y Y. - La unidad de control gobierna todos los demás elementos con las lí neas de control que se van encendiendo y apagando sincronizadamente con la señal del reloj. Procesador en sistema mínimo Un microprocesador es capaz de manejar dos elementos de información: instrucciones y datos. Las instrucciones forman los programas que se ejecutan en la máquina y los datos son los elementos con los que trabajan esos programas.
Sistema mínimo digital (opto-electrónico) En un sistema mínimo el dispositivo de entrada tiene la función de ser la interface entre el usuario y el sistema, es decir, captura la información para que el sistema pueda interpretarla. En el sistema propuesto, el dispositivo de entrada es el teclado de la computadora; de manera que al introducir la información, ésta es instantáneamente codificada y desplegada en la pantalla LCD, gracias al software desarrollado. Estructura de un programa Todos los programas escritos en C se componen de una o mas rutinas o funciones, no teniendo por que estar todos en un mismo fichero (esto es, puede escribirse programa en cuyo código esta repartido por varios ficheros).
ARQUITECTURA ARQUITECTURA EXTERNA DEL MICROPROCESADOR 8088
Bus de dirección, datos y control. En el 8088 el bus de dirección, datos y control se divide en tres partes: a. Los 8 bits menos significativos de dirección/datos (AD0 – (AD0 – AD7) AD7) Multiplexados entre direcciones y datos. b. Los 8 bits centrales (A8 – (A8 – A15) A15) No multiplexados. c. Los 4 bits más significativos (A16 – (A16 – A19) A19) Multiplexados entre direcciones y señales de control. Se puede trabajar con los buses multiplexados o demultiplexados. AD7 – AD0, bus de dirección y datos: Están multiplexadas entre buses de direcciones (T1) y de datos (T2, T3, Tw, T4) y contienen los 8 bits menos significativos: Permanecen en estado de alta impedancia durante el reconocimiento de interrupción y de solicitud de bus. A15 – A8, bus de dirección: Tiene la mitad superior de las direcciones (T1, T2, T3, Tw, T4), no están multiplexadas y permanecen en alta impedancia durante el reconocimiento de interrupción y de solicitud de bus. A19 – A16 / S6 – S3, bus de dirección y de estatus: Están multiplexadas entre los 4 bits más significativos de direcciones (T1) y status (T2, T3, Tw, T4) En el caso I/O durante T1 permanecen en cero. S6 siempre está en 0. S5 indica la condición de la bandera de interrupción IF. S3 y S4 indican a cuál segmento se está accediendo. RD, lectura: Cuando está en 0 (T2, T3, Tw) indica que el bus de datos puede recibir datos. Se garantiza que durante T2 estará en alto hasta que el bus del 8088 q uede en alta impedancia. Permanece en alta impedancia durante el reconocimiento de solicitud de bus. READY, listo. Es entrada y cuando la activamos genera pulsos de reloj (Tw) para prolongar el ciclo de bus
INTR, petición de interrupción: Entrada que se muestra en el último ciclo de reloj de cada interrupción para determinar si el 8088 debe entrar en una operación de reconocimiento de interrupción. Puede ser enmascarada. Se sincroniza y es activa en alt o. TEST, prueba: Es una entrada que la usa la instrucción WAIT. Si TEST=0, WAIT funciona como una NOP. Si TEST=1, WAIT espera a que TEST pase a 0. Se usa para sincronizar con dispositivos externos. NMI, interrupción no enmascarable: Es una entrada activa por flanco positivo que causa una interrupción del tipo 2. La interrupción se cumple al final de la instrucción actual y está internamente sincronizada. RESET, restauración: Para restauración debe permanecer en alto por lo menos 4 ciclos de reloj y se activa en el flanco negativo. CLK, reloj: Entrada de reloj que debe tener un ciclo de trabajo de 33%. VCC, alimentación: 5V ± 10%, referencia para la lógica digital. GND, tierra: 0V, referencia para la lógica digital.
MN/MX, modo mínimo, modo máximo. El 86/88 va a poder trabajar en uno de dos modos posibles definidos como: Modo Máximo y Modo Mínimo. El modo a seleccionar dependerá de la aplicación concreta que se vaya a imple mentar. Modo Mínimo: Aplicaciones simples para pequeños sistemas; se comporta similar a un Microprocesador de 8 bit pero de 16 internamente. Modo Máximo: Aplicaciones más complejas, genera casi todas las señales compatibles para la implementación de la norma Multibus. Permite soportar varios procesadores en el Bus. El CPU no puede generar directamente las señales de control del sistema y se auxilia del controlador de Buses 8288. Existe un terminal denominado MN/MX que selecciona el modo de trabajo. Si MN/MX = 1 => Modo Máximo. Si MN/MX = 0 => Modo Mínimo. IO/M, línea de estados de memoria o E/S: Indica si la dirección es de memoria o de I/O. Permanece en alta impedancia durante un reconocimiento de solicitud de bus. WR, escritura. Es una salida que indica que el 8088 va a escribir a memoria o a E/S. Se activa (bajo) durante T2, T3 y Tw de un ciclo de escritura e indica que el bus contiene datos válidos. Permanece en alta impedancia durante un reconocimiento de solicitud de bus. INTA, reconocimiento de interrupción. Salida que se activa (bajo) durante T2, T3 y Tw de cada ciclo de reconocimiento de interrupción. Es una respuesta a la entrada INTR y se usa como pulso de lectura en un ciclo de reconocimiento de interrupción. ALE, habilitación del cerrojo de dirección: Salida que indica (estando en alto durante la parte baja del reloj de T1) que en el b us hay una dirección válida. ALE nunca queda en estado de alta i mpedancia. DT/R, transmite/recibe datos: Indica que el bus de datos transmite datos (DT/R=1) o los recibe (DT/R=0) Esta señal es necesaria para habilitar los circuitos de acoplamiento del bus de datos externo. Permanece en alta impedancia durante un reconocimiento de solicitud de bus. DEN, habilitación de datos. Salida que se emplea para habilitar los circuitos de acoplamiento del bus de datos externo. Se activa en bajo durante cada acceso a memoria y ciclos de inte-rrupción. Para lectura o ciclos INTA, se activa desde la mitad de T2 hasta la mitad de T4. Para ciclos de escritura, se activa desde el comienzo de T2 hasta el medio de T4. Permanece en alta impedancia durante un reconocimiento de solicitud de bus. HOLD, solicitud de acceso directo a memoria. Si HOLD=1, el 8088 deja de ejecutar el programa actual y lleva su bus de direcciones, datos y control a alta impedancia. Si HOLD=0, el 8088 ejecuta los programas normalmente. Requiere sincronización externa. HLDA, respuesta a la petición de acceso directo a memoria: Salida que indica (HLDA=1) que el 8088 ha concedido los buses (es la respuesta del 80 88 a la entrada HOLD) SSO, línea de estatus: Esta señal de salida se combina con IO/M y DT/R para decodificar la función del ciclo de bus actual. El ciclo de bus consiste de al menos 4 ciclos de reloj, los cuales se denominan T1, T2, T3 y T4, como se muestra en la siguiente Figura M IO Las direcciones son emitidas durante T1 y la transferencia de datos ocurre entre T3 y T4. En T1: Se envían las direcciones y se proporcionan las señales de control ALE, DT/ R y IO/M. En T2: Se proporcionan las señales DEN, RD (lectura) o WR (escritura) En el caso de escritura aparecen los datos que se van a escribir en el bus de datos. Al final de T2 se muestra la señal READY. En T3: Se da tiempo a la memoria para acceder a los datos. En el caso de que sea un ciclo de lectura el bus de datos se muestra al final de T3. En T4: Se desactivan todas las señales de control para prepararse para el siguiente ciclo de bus. En este momento, el flanco positivo de WR transfiere datos a la memoria, los cuales se activan y escriben cuando la señal WR retorna a 1.
Ciclo de escritura Empieza con la aparición de la señal ALE y la emisión de las direcciones. La señal IO/M se suministra para indicar si es a memoria o a I/O.
En T2: Después de la emisión de las direcciones, el 8088 emite el dato a escribir en la locación direccionada. Este dato permanece válido al menos hasta la mitad de T4. Durante T2, T3 y Tw, el 8088 envía la señal de control de escritura (WR) que se pone en estado activo en el comienzo de T2. Los datos se escriben en la memoria en el flanco positivo de WR. La señal de RD en la lectura está un poco más retrasada que la de WR en la escritura para dar tiempo a que el bus quede en alta impedancia.
Ciclo de lectura Comienza en T1 con la aparición de la señal ALE, cuyo flanco negativo se usa para cerrojar las direcciones, que son válidas en el bus de direcciones/datos (AD0 – AD7) Las líneas de direcciones A8 – A15 no necesitan ser cerrojadas ya que permanecen válidas en todo el ciclo de bus. De T1 a T4, la señal IO/M indica si es una operación a memoria o a un dispositivo de E/S. En T2 las direcciones se sacan del bus de direcciones/datos y el bus se pone en alta impedancia (AD0 – AD7) La señal de control de lectura (RD) aparece en T2 y causa que el dispositivo direccionado habilite su bus de datos. Un tiempo después, debe estar disponible el dato válido sobre el bus. Cuando el 8088 retorna la señal RD a un nivel alto, el dispositivo direccionado pondrá en alta impedancia su salida de datos.
CIRCUITO PARA GENERAR EL PULSO DE RELOJ. Además del circuito para la señalización del μP que propone el fabricante (8284A), que se utiliza para RELOJ y RESET, podemos utilizar otros circuitos, uno de ellos, se propone a continuación: Tomamos de la hoja de especificaciones del microP la frecuencia de operación y el % del ciclo de trabajo. Para bajas velocidades, podemos tomar 50% como ciclo de trabajo; como la oscilación la determina la red RC, proponemos el valor de C y calculamos R, ajustando el valor obtenido al valor comercial próximo. Por lo general, usamos inversores para este ejemplo de cálculo: tomamos una frecuencia igual a 2MHz, como inversor un schmitt trigger MC74HC14AC y como capacitor uno cerámico de 0.001μF. El circuito a utilizar se muestra a continuación: Para el cálculo de la resistencia R, se consideran los datos anteriores y los correspondientes al schmitt trigger, los cuales se obtuvieron de las tablas de referencia y son: VT+ = 2.7V VCC = 4.5V VT- = 1.8V La fórmula de la frecuencia está dada por: Sustituyendo valores:
Despejando a R y sustituyendo los valores de f y C:
CIRCUITO PARA GENERAR LA SEÑAL DE RESET. El μP requiere que el tiempo de duración mínimo en esta terminal sea 50 μs. Por lo tanto, podemos utilizar el circuito integrado 8284A de la familia Intel que genera el pulso de reloj y el de reset o bien, hacerlo utilizando un inversor y una red RC que garantice el tiempo de duración de 50 μs. Debemos diseñar un circuito RC para garantizar al menos 50 μs de duración con un disparador schmitt trigger (inversor) considerando los parámetros VT+ y VT- de dicho inversor. En el diseño ocuparemos las fórmulas del efecto transitorio, considerando los datos del schmitt trigger como: VT- = 1.8V = VC y VCC = 5V. Para la red RC con disparador Schmitt, se tiene el siguiente desarrollo: Proponemos C = 0.1 μF y despejando a R: El circuito para restauración es:
CIRCUITO PARA DEMÚLTIPLEXAR EL BUS DE DIRECCIÓN DEL BUS DE DATOS Y DE CONTROL. Demultiplexaje de canales. El canal de dirección y de datos del 8086/8088 está multiplexado para reducir el número de terminales requeridas en el circuito integrado. Desgraciadamente, esto aumenta el trabajo del diseñador con la tarea de múltiplexar la información contenida en estas terminales. ¿Por qué no dejar multiplexados los canales? La memoria y la E/S requieren que la dirección siga siendo válida y establece un ciclo de lectura o escritura. Si los canales están multiplexados hay cambios de dirección en la memoria y en la E/S lo que hace leer o escribir datos en las localidades erróneas. Todos los sistemas de computadora tienen tres canales: 1) Un canal de direcciones que proporciona la dirección de memoria al número de puerto para la E/S; 2) un canal de datos que transfiere los datos entre el
microprocesador y la memoria y la E/S en el sistema y 3) un canal de control que aplica señales de control en la memoria y E/S lo que hace leer o escribir datos en localidades erróneas.
Demultiplexaje del 8088. En la Figura siguiente se muestra el microprocesador 8088 y los componentes requeridos para demultiplexar sus canales. En este caso, se utilizan dos registros transparentes 74LS573 para demultiplexar las conexiones AD7-AD0 del canal de direcciones y datos en las terminales multiplexadas A19 y S6-A16/S3. Estos registros, con multivibradores tipo D que son como alambres, cuando la señal de habilitación (ALE) de dirección se vuelva un 1 lógico transfiere las entradas a las salidas. Después de un corto tiempo, ALE regresa al 0 lógico, lo cual hace que los registros recuerden las entradas en el momento del cambio a un 0 lógico. En este caso, ~recuerden~ de A7-A0 en el registro inferior y a A19 hasta A16 en el registro superior. Esto produce un canal de direcciones independientes para las terminales A19 hasta A0 que permiten que el 8088 direccione 1MB de espacio de memoria. El hecho de que el canal de datos esté separado permite conectarlo con cualquier dispositivo periférico de 8 bits de memoria. En la Figura siguiente se ilustra un 8088 con los tres canales multiplexados: Direcciones (A19 hasta A0 y BHE), el de datos (D15 hasta D0) y el de control (IO/M, RD y WR)
Demultiplexaje del 8086. El 8086 requiere canales separados de direcciones, datos y control. La diferencia principal es el número de terminales multiplexadas. En el 8088 sólo están multiplexadas AD7 hasta AD0, A19 y S6 hasta A16 y S3. En el caso del 8086, las terminales multiplexadas incluyen AD15-AD0 y A19 y S6 hasta A16 y S3 BHE/S7. Hay que demultiplexar todas estas señales. Para el 8086, el circuito es casi idéntico al de la Figura siguiente excepto que se agregará un 74LS573 adicional para demultiplexar las terminales de direcciones/datos del canal AD15-AD8 y BHE/SE7, se agregó a la entrada del 74LS573 de la parte superior para seleccionar el banco alto en el sistema de memoria de 16 bits del 8086. Aquí la memoria y el sistema de E/S ven al 8086 como un dispositivo con un canal de direcciones o de 20 bits (A19-A0), un canal de datos de 16 bits (D15-D0) y un canal de control de tres líneas (IO/M, RD y WR)
El sistema acoplado. Si hay más de 10 cargas lógicas conectadas en cualquier terminal de un canal, hay que acoplar la totalidad del sistema 8086 o del 8088. Las terminales demultiplexadas ya están acopladas con los registros transparentes 74LS573, que se han diseñado para manejar los canales de alta capacitancia que se encuentran en los sistemas de microcomputadoras. Se han aumentado las corrientes de salida de los registros a fin de que se puedan manejar más unidades de carga TTL; un 0 lógico de salida proporciona hasta 32mA de disipación de corriente y una salida en 1 lógico proporciona hasta 5.2mA de corriente. Una vez que hemos demultiplexado el bus de dirección del de datos y control, podemos conectar bloques de RAM y/o PROM y puertos de E/S paralelo o tarjetas conteniendo varios puertos de E/S paralelos. También podemos conectar puertos seriales, tal como se describió en el tema de memorias y E/S.
ORGANIZACIÓN Y ARQUITECTURA INTERNA DE LA CPU Diagrama de bloques Los bloques funcionales básicos son: la unidad de procesamiento central (CPU), la memoria principal, y el procesador de Entrada - Salida. ejecución de Unidad de proceso central: esta es la responsable de la interpretación y instrucciones contenidas en la memoria principal, las comunicaciones entre la CPU y la memoria principal se realizan a través de 2 canales funcionalmente distintos: el de direcciones y el de datos. Para introducir en la memoria, una instrucción especifica, la CPU envía a dicha memoria la dirección de la instrucción por el canal de direcciones y recibe por el mismo medio la instrucción que está en esa dirección. Parte de la instrucción es utilizada por la CPU para identificar la operación. Esta parte se llama código de operación de la instrucción. La información restante se utiliza para determinar la o las localidades de los datos con los cuales se va a efectuar la operación. La acción de leer una instrucción en la CPU y prepararla para su ejecución se denomina ciclo de búsqueda. Para completar una instrucción la CPU decodifica el código de operación, genera las señales de control que se necesitan para introducir los operandos requeridos y controla la ejecución de la instrucción. Por ejemplo, suponiendo que la operación especificada consiste en sumar 2 números requeridos en 2 registros de la CPU y almacenar el resultado en un tercer registro de la CPU. Para efectuar esta instrucción, la CPU identificará los 2 registros y generará las señales de control adecuados para conectar los registros a la unidad de Aritmética y Lógica (ULA). La CPU también haría que la ULA funcione como sumadora y dirija la salida hacia el tercer registro. El proceso de realización que especifica una función se denomina ciclo de ejecución. Los nombres ciclos de búsqueda y ciclos de ejecución derivan de la naturaleza cíclica de la operación de la computadora una vez que esta empieza a funcionar repite los ciclos de búsqueda y ejecución de manera continua. Para hacer referencia a cada ciclo suele utilizar el termino ciclo de maquina. La CPU puede dividirse funcionalmente en 3 subunidades, la unidad de control, dedicada a los ciclos de búsqueda y ejecución, la ULA que desempeña funciones aritméticas como por ejemplo, suma y resta, de
lógica por ejemplo AND, OR y un conjunto de registros dedicados al almacenamiento de datos en la CPU y a ciertas funciones de control.
La CPU contiene un conjunto de localidades de almacenamiento temporal de datos de alta velocidad llamada registro. Algunos de los registros están dedicados al control, y solo la unidad de control tiene acceso a ellos. Los registros restantes son los registros de uso general y el programador es el usuario que tiene acceso a ellos. Dentro del conjunto básico de registros de control se deben incluir a los siguientes: 1) 2) 3) 4) 5)
Contador de programa (PC). Registro de direcciones de la memoria (MAR). Registro de datos (RD). Registro de instrucciones (ER). Palabra de estado de programa (PSW).
1) (PC): La función del PC consiste en seguir la pista de la instrucción por buscar (capturar) en el siguiente ciclo de maquina, por lo tanto contiene la dirección de la siguiente instrucción por ejecutar. El PC es modificado dentro del ciclo de búsqueda de la instrucción actual mediante la suma de una constante. El numero que se agrega al PC es la longitud de una i nstrucción en palabras. Por lo tanto, si una instrucción tiene una palabra de longitud se agrega 1 al PC, si una instrucción tiene dos palabras de largo se agrega 2, y así sucesivamente. 2) Registro de direcciones de la memoria (MAR): funciona como registro de enlace entre la CPU y el canal de direcciones. Cuando se logra el acceso a la memoria la dirección es colocada en el MAR por la unidad de control y ahí permanece hasta que se completa la transacción. El numero de bit que hay en el MAR es igual al del canal de direcciones. La diferencia que existe entre el PC y el MAR es que durante el ciclo de ejecución de una instrucción, el PC y el MAR sirven al mismo fin. Sin embargo, muchas de las instrucciones de la maquina hacen referencia a la memoria y operan con los datos que están en ella. Como la dirección de los datos suele ser diferente de la instrucción siguiente se necesita el MAR. 3) Registro de datos: la función del RD consiste en proporcionar un área de almacenamiento temporal (memoria intermedia, acumulada o buffer) de datos que se intercambian entre la PCU y la memoria. Los datos pueden ser instrucciones (obtenidos en el ciclo de ejecución) o datos del operando (obtenidos en el ciclo de ejecución). Debido a su conexión directa con el canal de datos el RD contiene el mismo numero de bit que dicho canal. 4) Registro de instrucciones (ER): es un registro que conserva el código de operación de la instrucción en todo el ciclo de la maquina. El código es empleado por la unidad de control de la CPU para generar las señales apropiadas que controla le ejecución de la instrucción. La longitud del ER es la longitud en bit del código de operación. 5) Palabra de estado de programa (PSW): la palabra de estado o condición de programa almacena información pertinente sobre el programa que este ejecutándose. Por ejemplo al completarse una función de la unidad aritmética lógica se modifica un conjunto de bit llamados códigos (o señales de condición). Estos bit especifican si el resultado de una operación aritmética fue 0 o negativo o si el resultado se desbordó. El programa puede verificar estos bit en las instrucciones siguientes cambiar en forma condicional su flujo de control según su valor. Además el PSW contiene bit que hacen posible que la computadora responda a solicitudes de servicio asincrónicas generadas por dispositivos de Entrada-Salida, o condiciones de error interno. Estas señales se denominan interrupciones. Los registros restantes que se pueden encontrar en un microprocesador son de uso general. Estos se utilizan para almacenar información en forma temporal. También retienen operandos que participan en operaciones de la ULA. Algunas veces el conjunto de instrucciones de la computadora y el esquema de direccionamiento de la arquitectura restringe el uso de alguno de estos registros. Si bien en todas las maquinas la información contenida en el registro puede manipularse como datos ordinarios durante la ejecución de algunas instrucciones los datos se utilizan en forma explícita para decidir una dirección de la memoria. La ventaja de usar registros para retener datos de operaciones es la velocidad.
Tipo de instrucciones Las instrucciones pueden clasificarse en 5 categorías: 1. 2. 3. 4. 5.
Instrucciones de aritmética y lógica. Instrucciones de movimientos de datos. Operaciones de datos en bloques. Instrucciones de control del programa. Instrucciones de Entrada - Salida.
1) Instrucciones de Aritmética y Lógica: Entre ellas se encuentran operaciones binarias, las cuales requieren dos operandos y producen un resultado único. La suma, la resta, la multiplicación y división, son operaciones standard en la mayor parte de las maquinas con excepción de algunas mini-computadoras y microprocesadores. Las operaciones de lógica incluida en el conjunto de instrucciones son las operaciones AND, NAND, NOR, XAND, XOR. También dentro de las instrucciones de aritmética y lógica se encuentran las operaciones de desplazamiento y las de rotación.
2) Instrucciones de movimientos de datos: Esta instrucción da por resultados la copia de datos desde una localidad de operando a otra; además del código de operación, estas instrucciones requieren información que identifique los operandos fuentes y destinos. En una computadora de uso general, los datos se pueden mover de: (a) (b) (c) (d)
Registro a registro. Registro a memoria. Memoria a registro. Memoria a memoria.
3) Operaciones de datos en bloques: Son aquellas que se efectúan con un conjunto de operandos y no con un solo operando. También dentro de esta instrucción se encuentra la de control del programa. Esto hace posible que un programa se adapte a la secuencia inherente al ciclo de maquina de la computadora. En otras palabras, se pueden pasar por alto secciones de instrucciones como resultado de la activación de un código de condiciones o como resultado directo del diseño del programa.
4) Instrucciones de control del programa Instrucciones de Entrada – salida: Desde el punto de vista de la programación para el acceso a la memoria o a un periférico simplemente se requiere el mismo conjunto de instrucciones. Estos sistemas se denominan sistemas de Entrada - Salida mapeados por memoria. La programación de un dispositivo en estos sistemas requiere el conocimiento de este dispositivo y sus características, aunque no se necesitan instrucciones especiales. El dispositivo se caracteriza como un conjunto de localidades de la memoria que se dividen en dos subcategorias: un conjunto de registro de estado de control y un registro de información. Registro de estado y control . Estos suelen contener información acerca del estado inactivo, ocupado, etc. En estos registros también se almacena información de control, como por ejemplo el tipo de paridad y la velocidad de transmisión de los datos. La información contenida en los registros de estado y control se utiliza principalmente para proporcionar una imagen global del hardware cuando este en el programa Registro de información: estos constituyen una memoria intermedia para la información que se transfiere entre la CPU y el periférico. En el caso de un dispositivo se transfieren datos sobre la base de carácter por carácter y suele haber solo dos registros. Uno que retiene datos de la CPU al dispositivo y otro que utilice datos del dispositivo a la CPU. Si la Entrada - Salida programada se realiza en un dispositivo unidireccional (solo transmite o solo recibe) entonces únicamente se necesitara un registro.
Memoria Los grandes sistemas de computación suelen dar servicio a grandes cantidades de usuarios. Desde el punto de vista operativo la memoria es una de los principales ele mentos que componen nuestros sistemas.
Un sistema operativo es un conjunto de programas que hace posible que el usuario de un sistema de computación tenga acceso controlado a sus recursos, entre esos recursos se encuentran, la CPU, la memoria y los dispositivos de Entrada - Salida. El sistema operativo asigna tiempo a la CPU, distribuye el espacio disponible en la memoria, asigna y controla dispositivos de Entrada - Salida, para cada usuario. Estas funciones se realizan en forma transparente, es decir que el programador escribe el programa como si todo el sistema de la computadora estuviere dedicado a ese programa. Para ofrecer algunas características del sistema operativo la arquitectura de la maquina debe poseer ciertas propiedades. Para comenzar la maquina debe tener por lo menos 2 modos de operación diferentes. Una forma, se denomina modo de supervisión y el otro modo del usuario. Cuando la maquina esta en modo del supervisor, la CPU puede ejecutar todas las instrucciones de la maquina. Este es el modo de operación en el cual corren los programas de los distintos sistemas operativos lo que le da un control del sistema. Todas las peticiones de servicio de los dispositivos periféricos pasan por el sistema operativo ya que las instrucciones de Entrada - Salida, solamente pueden emitirse cuando la maquina se encuentra en modo supervisor. En el modo usuario, la CPU no puede ejecutar todo el conjunto de instrucciones (en particular no se permite la ejecución de las instrucciones de control de la maquina y de Entrada - Salida.
Organización de la memoria La memoria es un condensador que si retiene corriente es 1 y si no es 0, se necesita un condensador por bit. Por ejemplo 32 Mb es igual a 32000000 bytes o sea 32000000 * 8 condensadores.
+
-
Existen dos tipos de memoria: las memorias dinámicas y las memorias estáticas. Las memorias que se suelen usar en los sistemas informáticos (RAM) son dinámicas, quedando relegadas las estáticas a aplicaciones un tanto especiales como puede ser mantener datos en ellas después de haber desconectado el equipo y alimentando a estas a través de baterías. Las memorias estáticas presentan una serie de inconvenientes con respecto a las dinámicas; por ejemplo tienen una respuesta mas lenta que las dinámicas y es mas difícil su integración al necesitar mas electrónica para realizar la célula biestable que es encarga de generar el 0 o el 1 lógico correspondiente al bit. Otro problema lo constituye su mayor consumo, ya que su constitución interna es mas complicada que la de una memoria dinámica. Las memorias dinámicas son las mas generalizadas y constituyen el grueso de la RAM del ordenador. Poseen respecto a la mayoría de las memorias la ventaja de contar con una mayor velocidad, mayor capacidad de almacenamiento y un menor consumo. En contra partida, presentan el inconveniente de que precisan una electrónica especial para su utilización, la función de esta electrónica es generar el refresco de la memoria. La necesidad de los refrescos de las memorias dinámicas se debe al funcionamiento de las mismas, ya que este se basa en generar durante un tiempo la información que contiene. Transcurrido este lapso la señal que contenía la célula biestable se va perdiendo. Para que no ocurra esta perdida, es necesario que antes que transcurra el tiempo máximo que la memoria puede mantener la señal se realice una lectura del valor que tiene y se recargue la misma. Es preciso considerar que a cada bit de la memoria le corresponde un pequeño condensador al que le aplicamos una pequeña carga eléctrica y que mantienen durante un tiempo en función de la constante de descarga. Generalmente el refresco de memoria se realiza cíclicamente y cuando esta trabajando el DMA. El refresco de la memoria en modo normal esta a cargo del controlador del canal que también cumple la función de optimizar el tiempo requerido para la operación del refresco. Posiblemente, en mas de una ocasión en la computadora aparecen errores de paridad en la memoria debido a que las memorias que se están utilizando son de una velocidad inadecuada ya que las mismas se descargan antes de poder ser refrescadas.
Distribución de la memoria La distribución de la memoria dentro de la computadora se suele denominar mapa de memoria y en el es posible observar en que zona se encuentran ubicados los registros y programas del sistema operativo. De acuerdo a la cantidad de bit que maneja el microprocesador es la capacidad máxima permitida que se puede direccionar en la maquina. Independientemente de esta disponibilidad de memoria el limite real de direccionamiento va a estar dado por el sistema operativo que se esta usando, por ejemplo el sistema operativo D.O.S. independientemente de la memoria instalada puede direccionar como área de trabajo 640 Kb.
Dispositivos de Entrada - Salida Desde el punto de vista de un sistema de computación los dispositivos de Entrada-Salida solo comprenden uno de los cuatro componentes principales de una computadora, sin embargo las ramificaciones de EntradaSalida extienden esta simple representación y pueden tratarse en varios niveles diferentes. Las propiedades
físicas y eléctricas de los dispositivos, la interfaz o controlador con que interactúa el procesador central y el apoyo de software del sistema operativo en uso. La unidad de Entrada-Salida puede contar en realidad de muchas interfaces o controladores, incluir un procesador de Entrada - Salida de uso especial pero manejado por la CPU o ambas cosas. El problema de Entrada-Salida puede restringirse en general de las otras consideraciones lógicas y eléctricas en un sistema de computación porque requiere una reconversión en una o varias de las siguientes áreas: Velocidad: velocidad de transferencia de datos Lógica: formato de los datos, codificación. Eléctrica: niveles de señales, modalidad analogica-digital y digital-analogica. Física: funciones electromecánicas, ópticas, de audio, etc. Las operaciones de Entrada-Salida casi siempre requieren un cambio de velocidad para sincronizar la CPU con el dispositivo de Entrada-Salida. Esto impone restricciones tanto al hardware como al software. Por ejemplo el periférico mas conocido, la terminal de vídeo, típicamente puede actualizarse por medio de una línea de comunicaciones en serie, a una velocidad no mayor de 960 caracteres por segundo, una impresora matricial en la que intervienen componentes electromecánicos a 2000 caracteres por segundo. Sin embargo una CPU puede procesar instrucciones cientos o miles de veces mas rápido que esto. Además debe manejar múltiples dispositivos de Entrada-Salida en forma simultanea y realizar otras funciones de calculo en lugar a esperar a que se complete cada operación de Entrada-salida. En las transacciones de Entrada-salida siempre existen operaciones entre el CPU y el periférico y un apoyo de un protocolo lógico que a menudo implica comunicaciones de transferencia de datos sincronizados (solicitud y reconocimiento). La especificación y el diseño global del dispositivo influye en el formato lógico de los datos. Además, casi toda la Entrada-salida implica un cambio fundamental en la representación eléctrica o física de la información. Dentro de la computadora los datos y señales de control acostumbran a estar en la forma de niveles de voltaje o de acuerdo a una lógica dada. La operación de Entrada-salida a menudo implica una conversión entre analógico, mecánico, magnético, de audio u otra forma para almacenamiento, transmisión o exhibición de datos. Se considera el campo de Entrada-Salida desde 3 puntos de vista principales: hardware, software y diseño.
Tipos y ejemplos de dispositivos Cuatro clases principales de técnicas se aplican comúnmente en forma individual o combinada para controlar la transferencia de datos de Entrada - Salida: 1. Entrada – Salida controlada por programa: el procesador supervisa todas las transferencias de Entrada - Salida a través de la iniciación de ordenes y la verificación del estado del dispositivo. Esta técnica se emplea en aplicaciones especializadas y diagnósticos de dispositivos. La Entrada - Salida por programa utiliza la interfaz de hardware en forma mas simple pero no aprovecha eficientemente los recursos. 2. Entrada – Salida por interrupciones: las funciones son iniciadas bajo el control del programa pero la sincronización se maneja por medio de solicitudes de interrupción al hardware y el dispositivo asociado interrumpe el servicio de rutinas. Se utilizan en aplicaciones de baja o media velocidad en un entorno especializado o de multiprocesamiento. La Entrada - Salida activada por interrupciones utiliza hardware de complejidad relativamente baja y permite el diseño de software eficiente. 3. Acceso directo a memoria (DMA): la transferencia de Entrada - Salida de un bloque de datos completo se establece bajo el control del programa y se implementa con hardware de uso especial que transfiere datos directamente hacia o desde la memoria principal. Esto ocurre sin mas intervención de la CPU en forma concurrente con la ejecución del programa. El DMA se utiliza en dispositivos de velocidad media o alta en forma muy eficiente pero requiere una interfaz de hardware mas completa. Entre los usos mas comunes se cuenta los controladores de cinta o disco magnético, enlace entre los procesadores y procesadores de gráficos de alta velocidad. 4. Entrada – Salida mapeada por direcciones: la transferencia de datos se realiza entre la CPU y la región lógica del espacio direccionable del programa, que en realidad es parte de un dispositivo de Entrada – Salida, tal como una pantalla de imágenes o un canal de direcciones en lugar de la memoria principal. Esta técnica permite tanto la manipulación del programa de datos como las transferencias directas entre el dispositivo de Entrada – Salida y el almacenamiento final de la información. La Entrada – Salida mapeada por direcciones es un mecanismo eficiente y transparente que se utiliza con dispositivos estructurados, no es una extensión del DMA sino una técnica alternativa para ciertas aplicaciones.
Estructuras de canales de Entrada – salida La configuración de Entrada – Salida es en términos generales la sección menos estandarizada de un sistema de computación, aunque solo puede disponerse de un numero pequeño de opciones del procesador, la selección del tipo y números de dispositivos de Entrada – Salida depende considerablemente de las
aplicaciones. Además la configuración de Entrada – Salida tiende a cambiar conforme se desarrolla y expande el sistema. Es muy deseable poder agregar o desmontar dispositivos sin tener que volver a configurar la maquina básicamente minimizando al mismo tiempo el costo y la complejidad. El método fundamental para alcanzar estas metas es el diseño del hardware y de la modularidad de dicho diseño. El vehículo habitual para lograrla en el sistema de Entrada – salida es el canal de Entrada – Salida común. En este canal se interconectan dispositivos de Entrada – Salida, la CPU y la memoria principal y permite comunicaciones flexibles entre estas unidades. Las funciones principales del canal de Entrada – Salida hace posible que múltiples dispositivos: 1) Transfieren información por trayectorias de datos comunes compartiendo y reduciendo la complejidad del hardware. 2) Se agregan o desmontan dispositivos simplemente enchufando o desenchufando sus cables (plug and play). 3) Se enlace vía a un mecanismo, el canal de Entrada – Salida empleando especificaciones lógicas, eléctricas y físicas estandarizadas. Esta estandarización hace posible que familias enteras de computadoras con diverso nivel de rendimiento utilicen los mismos periféricos. Además, el diseñador de una interfaz del dispositivo de Entrada – Salida no necesita estar familiarizado con el diseño de la CPU, ni conocer con que maquina en particular va a funcionar la interfaz. Solo debe comprender las características del canal, cuyas especificaciones necesarias pueden clasificarse en 3 categorías: a) Lógicas: definición y agrupación de señales relacionadas de polaridad lógica, por ejemplo: dirección, datos, control, sincronización, etc. b) Eléctricas y físicas: niveles de señales, tipos de cables, conectores, etc. c) Protocolo: reglas de uso del canal, tal como las relaciones de tiempo (temporización, sincronización, reconocimiento y arbitraje).
Organización lógicas y física del almacenamiento magnético Organización lógica
Almacenamiento Magnético: el almacenamiento de datos sobre un medio magnético se realiza magnetizando el medio en el sentido u otro. Durante le lectura, cada cambio de estado magnético (transición) produce un pulso en la cabeza lectora, el sentido de la transición es irrelevante, lo que cuenta son los tiempos en que estas transiciones se producen . la técnica del registro se conoce como MFM (modulación en frecuencia modificada) esta es una mejora del método anterior (MF: modulación en frecuencia) que se aplicaba a dispositivos de simple d ensidad. En FM cada aproximadamente 4 milisegundos se considera una celda, que codifica un BIT. Los limites de las celdas están dados por transiciones fijas que sirven para sincronizar o la controladora con el medio leído (reloj). En medio de cada celda, una transición extra indica 1, y su ausencia un 0. Las características del medio imponen una restricción al tamaño de la celda y a la densidad de información grabada. El método MFM se basa en suprimir las transiciones del reloj. Excepto entre dos ceros. Como consecuencia , el tiempo entre transiciones equivale como mínimo a una celda completa . Las celdas pueden entonces hacerse en la mitad de tamaño que FM y por lo tanto lograr que la densidad de grabación sea doble. Sectorización: cada pista del disco almacena una cadena de Bit, que codifica información. Esta codificación incluye, además de los datos del usuario, información adicional que permite sincronizar la lectura y sectorizar la pista. Las pistas se dividen en un cierto numero de sectores sobre los cuales se reparte la información del usuario. La sincronización requerida para determinar el comienzo de la pista se obtiene por medio de una marca óptica llamada orificio de índex. Un fotosensor determina el momento en que pasa por un punto determinado, allí comienza la lectura de la pista. El comienzo de la pista contiene bytes de sincronización y a continuación uno tras otro los sectores que incluyen espacios sin información ni transiciones magnéticas. El acceso a un sector es en cierta manera secuencial. Una técnica alternativa que no se usa en los discos flexibles pero si en algunos rígidos es la sectorización dura. Además del índex, casa sector incluye 2 registros de información el de identificación y el de datos. El registro de identificación incluye una etiquete que indica a que pista y a que lado pertenece el sector, cual es su numero y a que lado pertenece el sector, cual es su numero y que longitud de datos tiene. El registro de datos contiene los datos específicamente narrados, en ambos contiene un par de bytes de control (CRC) permite verificar si ha habido corrupción en la informació n o error en la lectura. Posicionamiento: un sector de un floppy se caracteriza por 3 parámetros: pista, lado o cabeza y numero de sectores. Para acceder a un sector el dispositivo debe seleccionar la cabeza lectora que corresponda, trasladarla hasta la pista a leer y leer la pista hasta encontrar una etiqueta con la identificación del sector buscado.
El posicionamiento de la cabeza lectora o grabadora se realiza mediante un motor paso a paso, durante el encendido de la maquina la posición de la cabeza es recalibrada, llevando la cabeza hasta la pista 0, lo que se determina mediante un sensor ópt ico o mecánico. Cuando el acceso debe hacerse sobre l a pista N, la cabeza es avanzada o retrocedida la cantidad de pasos necesarios.
ORGANIZACION LÓGICA DE LA INFORMACION La administración de un sistema de archivos depende de un delicado equilibrio: la consistencia de los datos que permiten acceder a la información contenida en los archivos. Cuando esa consistencia se pierde, la información aunque presente e inalterada se puede tornar irrecuperable. D.O.S. administra el acceso a un sistema de archivos de forma análoga a un sistema manual de índices y numeración de paginas.
Area de sistema: La primera área a considerar es la tabla de partición, existe una por cada unidad lógica, en el primer sector de los mismos; en la primera unidad lógica comparte el sector con el código de Master Boot del disco. La tabla de partición incluye unos pocos datos fundamentalmente posición y tamaño de la partición (medidos en cilindros). Solo se altera durante operaciones tales como particionamiento o formateo del disco y no durante la operación normal. En el cilindro siguiente ala tabla de partición comienza el sector de boot y a continuación la tabla de alocación de archivos (FAT). Si bien en Nº de FAT es parametrizable los medios magnéticos incluyen uniformemente 2; uno principal y otro secundario, que deberían ser idénticos. La función de la copia secundaria es, exclusivamente la de un resguardo para el caso en que se presente un error de lectura de la tabla primaria. A continuación de ambas FAT se presenta el área del directorio raíz.
Clusters: A los fines de organización todo disco se divide en pequeños elementos denominados clusters, cada uno de los cuales abarca 1 o mas sectores y que se consideran numerados correlativamente partiendo del comienzo del área de archivos del disco (es decir a continuación del área de sistemas). Es habitual el uso de clusters de 2 Kb., 4 sectores de 512 bytes. Un archivo D.O.S. toma una cantidad entera de clusters (si bien el ultimo esta ocupando solo parcialmente). No se requiere que los clusters de un archivo sean consecutivos; en rigor un archivo puede incluir clusters diseminados a lo largo del disco. El acceso a un archivo implica conocer esta secuencia de clusters que lo integran, y eventualmente alterarla para elongarlo o truncarlo; la información necesaria para ello se almacena en directorios y en la FAT.
Directorio raíz: Es un área dividía en entradas de 32 bytes, cada una de las cuales corresponde a un archivo. El numero de entradas es variable (generalmente 512) y determina la extensión del directorio, que ocupa un numero entero de sectores. Cada entrada se divide en campos que contienen el nombre del archivo, sus atributos, fecha y hora de ultima modificación e información acerca de la localización del archivo. Subdirectorio: una clase especial de archivos son los subdirectorios. Si bien D.O.S. no permite accederlos de manera análoga a los archivos, el mismo los trata en forma similar. Un subdirectorio se diferencia de un archivo común por una marca de atributo, y su contenido se estructura en entradas, tal como ocurre con el directorio raíz.
FAT Se trata de un mapa del disco, dividido en clusters. La FAT es un arreglo de tantas celdas como clusters integran el disco; en cada celda se almacena un puntero que indica que clusters sigue al correspondiente a la celda en la secuencia. Nótese que de ninguna manera se indican en la FAT a que archivo pertenece un clusters; simplemente se codifican cadenas. Supongamos que el primer clusters de un archivo es el 2033 (surge de la entrada de directorio que define el archivo). La posición 2033 de la FAT, a su vez contiene el valor 3854; esto indica que el archivo incluye
los clusters 2033-3854..., en ese orden. Un valor de -1 (FFF o FFFF en hexadecimal) indica el fin de la cadena es decir, el ultimo clusters del archivo. El almacenamiento del archivo se deduce entonces partiendo de la entrada de directorio y recorriendo la secuencia codificada en la FAT. Naturalmente no todos los clusters pertenecen a al gún archivo. Los clusters libres son marcados en la FAT con un 0. Clusters no ocupados, pero cuyo uso esta prohibido en general por corresponder en sectores defectuosos
Falta de concordancia entre la longitud de archivo (que debiera ocupar 3 clusters) y la de la cadena que presenta la FAT. Localización La información que en cada entrada de directorio permite determinar que clusters integran el archivo viene dada en forma de punteros. Cada entrada contiene la longitud (bytes) del archivo y el numero del 1er. clusters del mismo. El resto de los clusters del archivo surge del examen de la FAT.
Organización El esquema así delineado resulta bastante remitivo: una simple alteración de la FAT puede ¨confundir¨ al operativo respecto de la localización de los archivos. La organización de D.O.S. no es redundante y si expuesta a inconsistencias. La mejor manera de comprender las inconsistencias del área de sistema es a través de la consideración de errores puntuales .D.O.S. no efectúa ningún reconocimiento global (el utilitario CHKDSK apenas realiza rudimentariamente esta función), de manera que aun un caos en el área de sistemas es ¨visto¨ por D.O.S. como una gran cantidad de errores puntuales o como un conjunto de situaciones, correctas que no tienen consistencias entre sí. Algunas de las inconsistencias que se puedan redundar:
El número de un clusters que integran un archivo es ilegal: O (clusters libre), FFFF (bud clusters, no usable), o un número que excede la capacidad del disco lógico. Falta de concordancia entre la longitud de archivo almacenada en la entrada de directorio y la longitud de la cadena (que viene dada por la cantidad de clusters enhebrados hasta encontrar el código del ultimo clusters o fin de archivo). D.O.S. no detecta sino uno de las 2 posibilidades: que la cadena termine antes de haber alcanzado la longitud total del archivo. Si la cadena es más larga que la correspondiente a la longitud declarada, D.O.S. lo ignorara. Enlace cruzado: Nada en la FAT impide declarar un mismo clusters como siguiente a otros dos. (solo un analisis global pone de manifiesto entre error). Basta que 2 celdas de la FAT contengan el mismo puntero. Así, las cadenas de 2 archivos pueden convergir en un punto dado en una sola cadena.
Consecuencias: Cuando se escribe el archivo A, también se esta escribiendo el archivo B. La cadena común se trunca o se elonga conforme a la operación sobre A o B, indistintamente. En particular, así se borra A, B queda truncado, (la cadena común a ambos es eliminada, y posteriormente aparecerá una inconsistencia al acceder a B: el clusters en el que se producía el enlace cruzado aparecerá como libre, cuando se esperaba que formara parte de la cadena de B).
Enlace cruzado múltiple: mas de 2 archivos pueden convergir en una cadena única. Cadenas circulares: El enlace cruzado puede involucrar a 1 solo archivo .D.O.S. leerá (o escribirá) cíclicamente el archivo, cuya secuencia de clusters codificada en la FAT podría ser, en un ejemplo arbitrario: 2033-3854-2033.... Cadenas perdidas, una cadena normal o anómala puede no estar apuntada por ninguna entrada de directorio (o sea, no pertenecer a ningún archivo). Anomalías en la entrada de directorio. El clusters definido en la entrada de directorio como 1ro. del archivo puede ser ilegal. Así mismo, el atributo del archivo puede ser erróneo (por ej.: un archivo de texto que aparezca con el atributo de subdirectorio).
Perdidas de consistencia: posponiendo la consideración de posibles orígenes, se ve que la arquitectura del sistema de archivos de D.O.S. esta claramente expuesta a que un error aun puntual) en la información contenida en el área de sistemas genere inconsistencias graves e impida la recuperación de la información grabada.
Paradójicamente, en esos casos, la información "perdida" sigue permaneciendo en el disco... mezclada con decenas de miles de clusters de otras piezas de información. Lo que se ha esfumado es la posibilidad de rescatarla adecuadamente Familias de procesadores es el nombre que lleva la línea de microprocesadores de bajo costo de Intel. El objetivo era poder, mediante esta segunda marca, penetrar en los mercados cerrados a los Pentium, de mayor rendimiento y precio. El primer Celeron fue lanzado en agosto de 1998, y estaba basado en el Intel Pentium II. Posteriormente, salieron nuevos modelos basados en las tecnologías Intel Pentium III, Intel Pentium 4 e Intel Core 2 Duo. El más reciente esta basado en el Core 2 Duo (Allendale). En el momento en el que se introdujo el Celeron, preocupaba a Intel la ya mencionada pérdida de cuota de mercado en los sectores de bajo poder adquisitivo ( low-end ). Para evitar competencia, dejaron de lado el estandarizado Socket 7 y lo reemplazaron por el Slot 1. Las demás marcas (AMD,Cyrix) tuvieron dificultades de índole técnica y legal para fabricar microprocesadores compatibles. Los procesadores Celeron pueden realizar las mismas funciones básicas que otros, pero su rendimiento es inferior. Por ejemplo, los Celeron usualmente tienen menos memoria caché o algunas funcionalidades avanzadas desactivadas. Estas diferencias impactan variablemente en el rendimiento general del procesador. Aunque muchos Celeron pueden trabajar prácticamente al mismo nivel de otros procesadores, algunas aplicaciones avanzadas (videojuegos, edición de vídeo, programas de ingeniería, etc.) tal vez no funcionen igual en un Celeron. Se dividen en tres categorías, l as cuales se dividen a su vez en varias subclases: P6: Basada en los procesadores Pentium II y Pentium III Netburst: Basada en los procesadores Pentium 4 Intel Core: Basados en los procesadores Intel Core 2 Duo
Intel Pentium Es una gama de microprocesadores de quinta generación con arquitectura x86 producidos por Intel Corporation. El primer Pentium se lanzó al mercado el 22 de marzo de 1993,1 con velocidades iniciales de 60 y 66 MHz, 3.100.000 transistores, cache interno de 8 KiB para datos y 8 KiB para instrucciones; sucediendo al procesador Intel 80486. Intel no lo llamó 586 debido a que no es posible registrar una marcacompuesta solamente de números. Pentium también fue conocido por su nombre clave P54C. Se comercializó en velocidades entre 60 y 200 MHz, con velocidad de bus de 50, 60 y 66 MHz. Las versiones que incluían instrucciones MMX no sólo brindaban al usuario un mejor manejo de aplicaciones multimedia, como por ejemplo, la lectura de películas en DVD sino que se ofrecían en velocidades de hasta 233 MHz, incluyendo una versión de 200 MHz y la más básica proporcionaba unos 166 MHz de reloj. La aparición de este procesador se llevó a cabo con un movimiento económico impresionante, acabando con la competencia, que hasta entonces producía procesadores equivalentes, como es el 80386, el 80486 y sus variaciones o incluso NPUs. Las siguientes empresas fueron afectadas por la aparición del Pentium: Advanced Micro Devices, Mejor conocida como AMD. Tuvo que crear sus procesadores desde cero. Este es el K5 y el K6 (A estos procesadores se los bautizó así debido a que "K" significa Kriptonita, y como se sabe, la Kriptonita debilita al super-héroe de historietas y películas Superman esto es en consecuencia a lo que le hizo Intel a sus competidores con la aparición de Pentium) Cyrix, que producía muy buenos 486, luego fue adquirida por VIA Harris LU-MATH Estas últimas dos no fueron muy conocidas aunque sus versiones de procesadores de alto rendimiento (como el Harris 80386) llegaron tarde y lamentablemente no pudieron hacerse un hueco en el mercado. Pentium poseía una arquitectura capaz de ejecutar dos operaciones a la vez gracias a sus dos pipeline de datos de 32 bits cada uno, uno equivalente al 486DX(u) y el otro equivalente a 486SX(u). Además, poseía un bus de datos de 64 bits, permitiendo un acceso a memoria 64 bits (aunque el procesador seguía manteniendo compatibilidad de 32 bits para las operaciones internas y los registros también eran de 32 bits).
Intel Core es una marca utilizada para varios de gama media a alta gama de los consumidores y de negocios de microprocesadores realizados por Intel . En general, los procesadores Core son vendidas como las variantes más potentes de los mismos procesadores que se comercializan como de nivel de entrada Celeron y Pentium . Del mismo modo, las versiones iguales o más capaces de procesadores Core también se venden como Xeon procesadores para el servidor y el mercado de estaciones de trabajo. La formación actual de procesadores Core incluye la última Intel Core i7 , Intel Core i5 y Intel Core i3 , y el mayor procesador Intel Core 2 Solo , Intel Core 2 Duo , Intel Core 2 Quad y Core 2 Extreme de Intel líneas. [ 1 ]
El Sempron es una categoría de microprocesador de bajo costo con arquitectura X86 fabricado por AMD. El AMD Sempron reemplaza al procesadorDuron siendo su principal competidor el procesador Celeron de Intel. Las primeras versiones fueron lanzadas al mercado en agosto de 2004. Las versiones iniciales de este procesador estaban basadas en el núcleo Thoroughbred/Thorton del Athlon XP, con una caché de segundo nivel de 256KiB y un bus de 333 MHz (FSB 166 MHz). Su índice de prestaciones relativas (PR ) se situaba entre 2400+ y 2800+ dependiendo del modelo, aunque el índice no es calculado de la misma forma que para los Athlon XP, siendo los Sempron algo más lentos a mismo índice de prestaciones relativas. Posteriormente el Sempron se basó en el núcleo Barton del Athlon XP. Esta versión tenía un índice de prestaciones relativas de 3000+ y poseía una caché de segundo nivel de 512 KiB. Las versiones del Sempron basadas en el Athlon XP se puede emplear en placas base con zócalo de procesador Socket A. En el transcurso de tiempo en que se agotaron las versiones basadas en los núcleos Barton y Thoroughbred/Thorton, estas fueron reemplazadas con una variante del núcleo del Athlon 64 llamada Paris, que no implementa el conjunto de instrucciones AMD64, pero sí el controlador de memoria, con una caché de segundo nivel de 256 KiB. Estas versiones del Sempron se puede emplear en placas base con zócalo de procesador Socket 754. Desde hace algunos años todos los procesadores Sempron que se comercializan lo hacen con el conjunto de instrucciones AMD64 activado, basadas en el núcleo Palermo, que incorpora soporte parcial para instrucciones SSE3, y puede venir con una caché de segundo nivel de 128 o 256 KiB, dependiendo de sus prestaciones relativas, que tienen tope en el modelo 3800+ dentro del nuevo zócalo AM2. AMD Athlon El Athlon original, Athlon Classic, fue el primer procesador x86 de séptima generación y en un principio mantuvo su liderazgo de rendimiento sobre los microprocesadores de Intel. AMD ha continuado usando el nombre Athlon para sus procesadores de octava generación Athlon 64.
Phenom es el nombre dado por Advanced Micro Devices (AMD) a la primera generación de procesadores de tres y cuatro núcleos basados en la microarquitectura K10. Este nombre fue dado a conocer a finales de abril del 2007, reemplazando así a la serie de alto rendimiento de AMD (Athlon 64 X2). Los primeros dos modelos de la serie 8000 (Phenom X3 8400 a 2,1 GHz y el X3 8600 a 2,3 GHz) fueron lanzados al mercado en marzo del 2008. Estos microprocesadores cuentan con tres núcleos (en realidad cuatro, con uno de ellos desactivado) y AMD afirma que mejoran el rendimiento hasta en un 30% respecto a un microprocesador AMD de doble núcleo a igual frecuencia, otorgándole al usuario una mejor experiencia de Alta definición (HD) con soporte para los más recientes y exigentes formatos, incluyendo VC-1, MPEG2 y H.264 en un PC del mercado masivo. Un mes antes del lanzamiento oficial, AMD ya comercializaba procesadores de tres núcleos basados en el escalonamiento (stepping) "B2", los cuales tenían un fallo (bug ) cuando se realizaba una aceleración de reloj (es decir, cuando se les aplicaba overclocking ). Para el diseño del Phenom se incluyó la tecnología de manejo de cache de stepping "B3", la cual corrige todos los bugs de su versión prototipo.
