REPÚBLICA BOLIVARIANA DE VENEZUELA MINISTERIO MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA DE LA FUERZA ARMADA BOLIVARIANA UNEFA-NÚCLEO ANZOÁTEGUI CARRERA INGENIERÍA EN TELECOMUNICACIONES
SUMADOR RESTADOR
Profesor:
Bachilleres:
Ing. Daniel Becerra
San Tomé, junio de 2013. Introducción
La electrónica es un área de estudio o ciencia muy versátil ya que en esta secombinan técnicas digitales y análogas para determinar o transformarfenómenos físicos a señales eléctricas y de esta manera poder analizarlos. Espor ello que se han creado elementos de circuitos electrónicos que sirvan desensores y traductores de dichos fenómenos y además que nos permitan teneruna visualización de estos. Es aquí donde nace la electrónica digitalEl circuito sumador restador de 4 bits con visualización dinámica es un sistemaelectrónico que consiste en hacer operaciones aritméticas de suma y resta apartir de codificación binaria dando como resultado un número natural o conocido como “DECIMAL”.
Sumador- Restador: Es la construcción del circuito restador a partir de la tabla de la verdad, en el cual el mismo circuito pueda sumar y restar a la vez. Donde se calcula el complemento A2 del sustraendo y se le sumar al minuendo. Por este método cada bit sustraendo del número se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma el 1 de la siguiente posición significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par más alto de bit mediante una señal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa más alta. DIAGRAMA DE FLUJO DE UN SUMADOR RESTADOR
Reglas básicas para detectar el desbordamiento: Si se suman dos números positivos cuyo resultado excede del rango se produce un número que " parece ser negativo ", por tener el primer bit igual a 1.
Si se suman dos números negativos cuyo resultado excede del rango se produce un número que " parece ser positivo " por tener el primer bit igual a cero. Representación de números negativos. En la construcción de dispositivos digitales que realicen operaciones de resta se puede obtener un considerable ahorro si esta operación es realizada mediante los mismos dispositivos que realizan la suma, de esta manera no es necesario construir dos tipos de dispositivos, y el problema se convierte más bien en cómo manejar adecuadamente los números negativos para realizar restas usando sumas.
Sistema de numeración de complemento a la base (complemento A2) Un método de representación de cantidades negativas que permite realizar restas mediante sumas consiste en representar los números negativos por su complemento, es decir, por lo que les falta para cierta cantidad tomada como base. En el sistema de numeración de complemento a la base r, los números negativos de n dígitos se representan por la cantidad que les falta para completar rn. Es decir, en este sistema, la cantidad –Nr se representa por su complemento, es decir, como rn-N y en ocasiones se denota [N]r.
Bit de signo (S) En el sistema de numeración de complemento a dos el MSB se denomina bit de signo y se usa para indicar el signo del número representado, de acuerdo a la siguiente convención: S = 0 El número es positivo y el resto de los bits indica su magnitud directamente.
S = 1 El número es negativo y está en la forma complementada.
Obtención de complementos binarios sin usar restas. La ventaja que provee el sistema de complementos al convertir una resta en una suma no sería tal si para obtener el complemento usamos la definición, ya que esta requiere una resta. A continuación se describen dos algoritmos que permiten obtener el complemento a 2 sin usar restas: Algoritmo 1 Se copian los bits del número de LSB a MSB hasta encontrar el primer bit 1.
Se prosigue invirtiendo los bits restantes (es decir, cambiando 1’s por 0’s y 0’s por 1’s) hasta llegar al MSB. Ejemplo. Para obtener el complemento a 2 de N=10110100 Se copian los primeros bits hasta el primer 1: 100
Se invierten los bits restantes: 01001 Resultando finalmente: 01001100
Algoritmo 2
Se obtiene el complemento a 1 del número invirtiendo todos sus bits. Se suma 1 al resultado anterior. Ejemplo. Para obtener el complemento a 2 de N= 010110 Se invierten todos los bits (complemento a 1): 101001 Se suma 1 al resultado: +1 Resultando finalmente: 101011
Interpretación
del
acarreo
en
el
resultado
de
sumas
en
complemento a 2 Si los signos de los números que se suman son diferentes, cualquier acarreo obtenido es falso y deberá de ser ignorado. Si los signos de los números que se suman son iguales, el acarreo es verdadero y actúa como el bit signo. En ausencia de acarreo se considera que este es 0, así la respuesta es positiva. Sumador - Sustractor de 4 bits, donde se realiza la resta A-B usando la suma de A + complemento A2 de B podemos realizar un sumador/restador binario de cuatro bits como sigue:
Obsérvese que el bloque de cuatro puertas EXOR realiza el complemento a uno del dato B cuando el switch está en la posición de restar y Co le suma 1 a este complemento a uno de B para obtener su complemento A2.
Sumador BCD: El problema de sumar dos datos BCD usando un sumador binario (como el 7483) ocurre cuando el resultado de la suma es mayor que 9, ya que entonces el sumador binario producirá un resultado erróneo en BCD. Por ejemplo, al sumar 4+7 el resultado binario será 15= (1111)2 mientras que el resultado esperado en BCD es 15=(1 0101)BCD. Obsérvese que si al 15
producido por el sumador binario le sumáramos un 6: 15+6=21 = (10101)2. El resultado sería correcto en BCD. Lo ilustrado en el caso de la suma 4+7 se cumple en general, de manera que para realizar una suma de dos datos BCD se procederá de la siguiente manera:
Si el resultado es menor que 10 es correcto tanto en binario como en BCD.
Si el resultado es mayor o igual que 10, el resultado correcto en BCD es el resultado en binario más 6
Lo anterior se puede resolver usando un par de sumadores binarios: para realizar la primera suma y otro para realizar la corrección (sumar 6) en el caso necesario. Además se requiere un circuito lógico comparador para que active un indicador de que el resultado es mayor o igual que 10. En la siguiente figura se muestra la implementación del sumador de dos dígitos BCD
Materiales.
Regleta de prueba. 1 sumador ( 7483 ) 1 Compuertas AND (74LS08 ) 1 Compuertas NOT ( 74LS04 ) 2Compuertas OR exclusivas (74LS86 ) 6 Diodos Led. 9 Resistores. Cables.. Fuente de poder (5v) Kit de pinzas.
Análisis de los resultados La
finalidad de esta práctica es comprobar el funcionamiento del
integrado 74LS83, al ingresar bien sea la suma o resta de 2 números de 4 bits en binario, se puede observar que el resultado va a estar representado por los leds los cuales encenderán cuando de el resultado de la operación. En el circuito se puede observar, al restar si el numero mayor es el que posee el signo negativo a este se le aplicara el complemento A2 y se le sumara al otro numero y a ese resultado se le aplicara también el complemento A2 y encenderá el led que representa el signo; si el signo negativo lo lleva el menor entonces se le aplica a este el complemento A2 y el resultado se dejara igual, es decir, no se le aplicara complemento A2. Al sumar 2 números y su resultado es mayor que 9 entonces procederá a sumarle 6 cumpliendo así el proceso de BCD.
Conclusión El desarrollo del circuito fue una tarea compleja. Fue necesario rediseñar al menos tres veces la etapa de resta con resultados negativos. El circuito de base que se utilizó presentaba una falla de lógica poco perceptible y averiguarla tomó un tiempo considerado. Esto prueba la complejidad que resulta de entender la lógica que usan distintas personas para diseñar un mismo sistema de conexiones. Debido a la limitación de diseño, hay que recalcar que en la realidad se vale de microprocesadores y compuertas más sofisticadas que ayudan a diseñar el circuito con los mismos fines de manera más simplificada y práctica. Sin embargo armar el circuito con menores recursos, impulsa a los diseñadores a valerse de las herramientas que proporciona el conocimiento teórico y lógico de la electrónica digital. Por tanto un diseñador capaz de resolver un problema de este tipo es aptamente reconocido como un dominador de la materia tanto en su parte conceptual como experimental. Los circuitos sumadores a pesar de resolver un problema simple de aritmética, son un elemento muy útil y base para programar subsiguientes circuitos de memorias y procesadores numéricos de datos. Permiten determinar registros y por tanto el análisis de procesos repetidos.
Diagrama del circuito.
Anexos
74LS08
74LS86
74ls83
74ls04
